专利名称：器件隔离区的形成方法
技术领域：
本发明涉及一种器件隔离区的形成方法，特别涉及浅沟槽隔离半导体器 件的制作方法。
背景技术：
随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应 芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积 上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。现有技术中
形成隔离区域的方法主要有局部氧化隔离(LOCOS )工艺或浅沟槽隔离(STI) 工艺。LOCOS工艺是在硅衬底表面淀积一层氮化硅，然后再进行刻蚀，对部 分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。对 于隔离技术来说，LOCOS工艺在电路中的有效局部氧化隔离仍然存在问题， 其中一个问题就是在氮化硅边缘生长的"鸟嘴"现象，这是由于在氧化的过 程中氮化硅和硅之间的热膨胀性能不同造成的。这个"鸟嘴"占用了实际的 空间，增大了电路的体积，并在氧化过程中，对晶片产生应力破坏。因此LOCOS 工艺只适用于大尺寸器件的设计和制造。
浅沟槽隔离(STI)技术比局部氧化隔离(LOCOS)工艺拥有多项的制程 及电性隔离优点，包括可减少占用硅衬底表面的面积同时增加器件的集成度， 保持表面平坦度及较少通道宽度侵蚀等。因此，目前0.18inm以下的元件例如 MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺来制作。
现有浅沟槽隔离的制作方法具体请参考申请号为200410057166的中国专
利申请所公开的技术方案中所描述的。图1A至图1E为现有形成浅沟槽隔离的 过程。半导体集成电路通常包含有源区和位于有源区之间的隔离区，器件通
常是在有源区中形成。在硅衬底表面的某些有源区域用于数据的存储，这里
称之为存储单元区；而某些有源区域用于周边控制电路，这里称之为外围电
路区。通常在存储单元区和外围电路区的有源区之间都形成戌沟槽隔离结构
以起到有源区之间的绝缘和隔离作用。如图1A所示，硅衬底100和110的表面 区域分别对应外围电if各区10和存储单元区11,通过热氧化法，在硅衬底100、 110表面形成垫氧化硅层102;在氧化硅层102表面沉积氮化硅层103;然后， 在氮化硅层103上形成图案化的光阻层104定义隔离区。如图1B所示，以光阻 层104为掩膜，蚀刻氮化硅层103、垫氧化硅层102和硅衬底100、 110;在外围 电路区10的硅衬底100中形成浅沟槽108 ，在存储单元区11的硅衬底110中形成 浅沟槽105，由于外围电路区10是有源器件非密集区，而存储单元区ll是有源 器件密集区，因此，外围电路区10的浅沟槽108比存储单元区11的浅沟槽105 宽。如图1C所示，用热氧化法在浅沟槽108、 105的底部与侧壁形成衬氧化硅 层107;通过用高密度等离子体化学汽相淀积法(HDP—CVD)在氮化硅层103 上形成绝缘氧化层106，并将绝缘氧化层106填满浅沟槽108、 105。如图1D所 示，利用化学机械研磨(CMP)方法对绝缘氧化层106进行研磨，直至氮化硅 层103表面露出，在浅沟槽108中的绝缘氧化层106出现凹陷111。如图1E所示， 湿法蚀刻去除氮化硅层103和垫氧化硅层102，形成浅沟槽隔离结构109,其中 存储单元区11的浅沟槽隔离结构109比外围电路区10的浅沟槽隔离结构109高 出400埃 600埃，这样会造成后续平坦化多晶硅层过程中，造成存储单元区11 的浅沟槽隔离结构105过研磨和存储单元区11后续字线的蚀刻过程中造成多 晶硅层的残留，进而会使字线短路。
现有制作浅沟槽隔离结构的过程中，由于沉积完绝缘氧化层后，浅沟槽 内的绝缘氧化层低于氮化硅层上的绝缘氧化层，对绝缘氧化层进行研磨至氮 化硅层时，会对氮化硅层进行过研磨以确保氮化硅层上的绝缘氧化层被全部 清除干净，在对氮化硅层进行过研磨时，也会对浅沟槽内的绝缘氧化层进行
研磨，由于研磨氮化硅层的速率小于研磨绝缘氧化层的速率，浅沟槽内的绝 缘氧化层会出现凹陷现象。由于存储单元区是器件密集区，用于有源器件隔
离的浅沟槽宽度一般都在0.10um 0.20um,因此凹陷深度很小，几乎为零；但 是外围电路区是有源器件非密集区，有些浅沟槽宽度为0.3um 20um,对这样 宽度的浅沟槽内绝缘氧化层进行研磨后出现凹陷深度为0.03um 0.04um;当去 除氮化硅层和垫氧化硅层后，存储单元区的'浅沟槽隔离结构高出外围电路区 的浅沟槽隔离结构，这样会造成后续平坦化多晶硅层过程中，造成存储单元 区的浅沟槽隔离结构过研磨和在存储单元区后续字线的蚀刻过程中造成多晶 硅层的残留，进而会使字线短路。
发明内容
本发明解决的问题是提供一种形成器件隔离区的方法，防止由于存储单 元区的浅沟槽隔离结构高出外围电路区的浅沟槽隔离结构，这样会造成后续 平坦化多晶硅层过程中，造成存储单元的浅沟槽隔离结构过研磨和存储单元 区后续字线的蚀刻过程中造成多晶硅层的残留，进而会使字线短路。
为解决上述问题，本发明提供一种形成器件隔离区的方法，包括下列步骤 提供包含外围电路区和存储单元区的硅衬底；在硅衬底上依次形成垫氧化层 和氮化硅层；蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上 形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化 硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘 氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶、氮化硅层和垫 氧化硅层，形成浅沟槽隔离结构。
用旋涂法形成光刻胶，所述光刻胶的厚度为2500埃 3500埃。
蚀刻存储单元区的绝缘氧化层的方法为湿法蚀刻法，湿法蚀刻采用的溶 液为緩沖氢氟酸溶液，其中氟化氢和氨水的摩尔比值为49/40,湿法蚀刻时间 为8min 12min。
本发明提供一种形成器件隔离区的方法，包括下列步骤提供包含外围 电路区和存储单元区的硅衬底；在珪衬底上依次形成垫氧化层和氮化珪层；
蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化 层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层；去除氮 化硅层和垫氧化硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存 储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶， 形成浅沟槽隔离结构。
用旋涂法形成光刻胶，所述光刻胶的厚度为2500埃 3500埃。 蚀刻存储单元区的绝缘氧化层的方法为湿法蚀刻法，湿法蚀刻采用的溶 液为緩冲氢氟酸溶液，其中氟化氢和氨水的摩尔比值为49/40,湿法蚀刻时间 为8min 12min。
与现有技术相比，本发明具有以下优点本发明在研磨绝缘氧化层至露 出氮化硅层后，在外围电路区形成光刻胶作为掩膜，然后蚀刻存储单元区的 绝缘氧化层，使存储单元区绝缘氧化层与外围电路区绝缘氧化层高度一致， 避免后续平坦化多晶硅层过程中，存储单元区的浅沟槽隔离结构产生过研磨， 以及避免存储单元区后续字线的蚀刻过程中产生多晶硅层的残留，使字线短 路；同时由于光刻胶保护外围电路区的浅沟槽隔离结构，使后续蚀刻过程中， 外围电路区的浅槽隔离结构不受影响，保持高度，降低静态漏电流。
图1A至图1E是现有技术形成浅沟槽隔离结构的示意图2为本发明形成浅沟槽隔离结构的第一实施例流程图3A至图3E是本发明形成浅沟槽隔离结构的第一实施例示意图4为本发明形成浅沟槽隔离结构的第二实施例流程图；图5A至图5E是本发明形成浅沟槽隔离结构的第二实施例示意图。
具体实施例方式
随着半导体工艺进入深亚微米时代，0.18|im以下的器件有源区隔离已大 多采用浅沟槽隔离工艺来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧 化隔离造成的"鸟嘴"问题的有效方法。现有制作浅沟槽隔离结构的过程中， 由于沉积完绝缘氧化层后，浅沟槽内的绝缘氧化层低于氮化硅层上的绝缘氣 化层，对绝缘氧化层进行研磨至氮化硅层时，会对氮化硅层进行过研磨以确 保氮化硅层上的绝缘氧化层被全部清除干净，在对氮化硅层进行过研磨时， 也会对浅沟槽内的绝缘氧化层进行研磨，由于研磨氮化硅层的速率小于研磨 绝缘氧化层的速率，浅沟槽内的绝缘氧化层会出现凹陷现象。由于存储单元 区是器件密集区，用于有源器件隔离的浅沟槽宽度一般都在0.10um 0.20um, 因此凹陷深度很小，几乎为零；但是外围电路区是有源器件非密集区，有些 浅沟槽宽度为0.3um 20um,对这样宽度的浅沟槽内绝缘氧化层进行研磨后出 现凹陷深度为0.03um 0.04um;当去除氮化硅层和垫氧化硅层后，存储单元区 的浅沟槽隔离结构高出外围电路区的浅沟槽隔离结构，这样会造成后续平坦 化多晶硅层过程中，造成存储单元区的浅沟槽隔离结构过研磨和在存储单元 区后续字线的蚀刻过程中造成多晶硅层的残留，进而会使字线短路。本发明 在研磨绝缘氧化层至露出氮化硅层后，在外围电路区形成光刻胶作为掩膜， 然后蚀刻存储单元区的绝缘氧化层，降低存储单元浅槽隔离结构的高度，和外 围电路区浅槽隔离结构高度一致，避免后续平坦化多晶硅层过程中，存储单 元区的浅沟槽隔离结构产生过研磨，以及避免存储单元区后续字线的蚀刻过 程中产生多晶硅层的残留，使字线短路；同时由于光刻胶保护外围电路区的 浅沟槽隔离结构，使后续蚀刻过程中，外围电路区的浅槽隔离结构不受影响， 保持高度，降低静态漏电流。
图2为本发明形成浅沟槽隔离结构的第一实施例流程图。如图2所示，执
行步骤S101提供包含外围电路区和存储单元区的硅衬底；S102在硅衬底上依 次形成垫氧化层和氮化硅层；S103蚀刻垫氧化层、氮化硅层及硅衬底，形成 沟槽；S104在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；S105 研磨绝缘氧化层至露出氮化硅层；S106在外围电路区形成光刻胶；S107以光 刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高 度一致；S108去除光刻胶、氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。
图3A至图3E是本发明形成浅沟槽隔离结构的第一实施例示意图。如图 3A所示，硅衬底200和210的表面区域分别对应外围电路区20和存储单元 区21,通过热氧化法，在硅衬底200和210表面形成垫氧化硅层202;用化 学气相沉积法在垫氧化硅层202表面沉积氮化硅层203;然后，在氮化硅层 203上形成图案化的光刻胶204定义浅沟槽图形209。
本实施例中，垫氧化硅层202的厚度为80埃~120埃，具体厚度为80埃、 90埃、100埃、110埃或120埃，本实施例优选厚度为IOO埃。
氮化硅层203的厚度为1200埃 1400埃，具体厚度为1200埃、1250埃、 1300埃、1350埃或1400埃，本实施例优选1300埃。
如图3B所示，以光刻胶204为掩膜，用干法蚀刻法蚀刻氮化硅层203、 垫氧化硅层202及硅衬底200、 210，其中蚀刻选用的是CF4和HBr混合气体； 在外围电路区20的硅衬底200中形成浅沟槽208,在存储单元区21的硅衬底 210中形成浅沟槽205，由于外围电路区20是有源器件非密集区，存储单元 区21是有源器件密集区，因此，外围电路区20的浅沟槽208比存储单元区 21的浅沟槽205宽；灰化法去除光刻胶204。
本实施例中，外围电路区20的浅沟槽208的宽度为0.3um 20um，具体 宽度为0.3um、 0.5um、 lum、 5um、 10um、 15um或20um。
存储单元区21的浅沟槽宽度为0.10um 0.20um，具体宽度例如O.lOum、
0.12um、 0.13um、 0.14um、 0.16um、 ().18um或0.20um，本实施例优选0.13um。
如图3C所示，用热氧化法在浅沟槽208、 205的底部与侧壁形成衬氧化 硅层207;通过用高密度等离子体化学汽相淀积法(HDP—CVD)在氮化硅层 203上形成绝缘氧化层206，并将绝缘氧化层206填充满浅沟槽208、 205,所 述绝缘氧化层材料优选氧化硅；在沉积完绝缘氧化层206后，绝缘氧化层206 不是平坦的，浅沟槽208、 205内的绝缘氧化层206比氮化硅层203上的绝缘 氧化层206低；浅沟槽208、 205宽度越大，浅沟槽208、 205内的绝缘氣化 层206与氮化硅层203上的绝缘氧化层206之间的高度差越大。
本实施例中，浅沟槽208内的绝缘氧化层206与氮化硅层203上的绝缘 氧化硅206的高度差为400埃~600埃，具体为400埃、450埃、500埃、550 埃或600埃，本实施例中为500埃。
衬氧化硅层207的厚度为80埃 120埃，具体厚度为80埃、90埃、100 埃、110埃或120埃，本实施例优选厚度为IOO埃。
如图3D所示，用化学机械抛光法研磨绝缘氧化层206至露出氮化硅层 203,在研磨至氮化硅层203时，会对氮化硅层203进行过研磨以确保氮化硅 层203上的绝缘氧化层206被全部清除干净，在对氮化硅层203进行过研磨 时，也会对浅沟槽208、 205内的绝缘氧化层206进行研磨，由于研磨氮化硅 层的速率小于研磨绝缘氧化层的速率，浅沟槽208、 205内的绝缘氧化层206 会出现凹陷现象，由于浅沟槽208的宽度比浅沟槽205的宽度宽，因此浅沟 槽208内绝缘氧化层206中的凹陷比浅沟槽205内绝缘氧化层206中的凹陷 深；然后在外围电路区20的氮化硅层203上形成光刻胶211，且光刻胶211 覆盖浅沟槽208,光刻胶211用以保护外围电路区20中浅沟槽208内的绝缘 氧化层206在后续蚀刻过程中不被蚀刻溶液腐蚀，从而保持高度，降低静态漏 电流；以光刻胶211为掩膜，湿法蚀刻存储单元区21中浅沟槽205内的绝缘 氧化层206至与外围电路区20中浅沟槽208内的绝缘氧化层206的高度一致。
本实施例中，形成光刻胶211的方法为旋涂法；光刻胶211的厚度为2500 埃 3500埃，具体厚度为2500埃、2800埃、3000埃、3200埃或3500埃。
本实施例中，湿法蚀刻采用的液体为緩冲氢氟酸溶液，其中氟化氢和氨 水的摩尔比值为49/40，湿法蚀刻时间为8min 12min，具体时间为8min、9min、 10min、 11min或12min, 优选10min。
如图3E所示，用灰化法去除光刻胶211;然后去除氮化硅层203和垫氧 化硅层202，形成浅沟槽隔离结构212，去除氮化硅层203和垫氧化硅层202 所采用的方法为本领域技术人员公知的技术湿法蚀刻法，所用的蚀刻溶液为 热磷酸和氬氟酸，蚀刻时间为8min 12min。
灰化光刻胶211为02和CF4混合气体，温度为80°C 120°C，具体温度例 ^口80。C、 90°C、 IO(TC、 110。C或120。C,本实施例优选IOCTC。
图4为本发明形成浅沟槽隔离结构的第二实施例流程图。如图4所示， 执行步骤S201提供包含外围电路区和存储单元区的硅衬底；S202在硅衬底上 依次形成垫氧化层和氮化硅层；S203蚀刻垫氧化层、氮化硅层及硅衬底，形 成沟槽；S204在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽； S205研磨绝缘氧化层至露出氮化硅层；S206去除氮化硅层和垫氧化硅层； S207在外围电路区形成光刻胶；S208以光刻胶为掩膜，蚀刻存储单元区的绝 缘氧化层直至与外围电路区绝缘氧化层高度一致；S209去除光刻胶，形成浅 沟槽隔离结构。
图5A至图5E是本发明形成浅沟槽隔离结构的第二实施例示意图。如图 5A所示，石圭村底300和310的表面区域分别对应外围电3各区30和存储单元 区31，通过热氧化法，在硅衬底300和310表面形成垫氧化硅层302;用化 学气相沉积法在垫氧化硅层302表面沉积氮化硅层303;然后，在氮化硅层 303上形成图案化的光刻胶304定义浅沟槽图形309。
本实施例中，垫氧化硅层302的厚度为80埃 120埃，具体厚度为80埃、
90埃、100埃、110埃或120埃，本实施例优选厚度为IOO埃。
氮化硅层303的厚度为1200埃 1400埃，具体厚度为1200埃、1250埃、 1300埃、1350埃或1400埃，本实施例优选1300埃。
如图5B所示，以光刻胶304为掩膜，用干法蚀刻法蚀刻氮化硅层203、 垫氧化硅层302及石圭衬底300、 310，其中蚀刻选用的是CF4和HBr混合气体； 在外围电路区30的硅衬底300中形成浅沟槽308,在存储单元区31的硅衬底 310中形成浅沟槽305，由于外围电路区30是有源器件非密集区，存储单元 区31是有源器件密集区，因此，外围电路区30的浅沟槽308比存储单元区 31的浅沟槽305宽；灰化法去除光刻胶304。
本实施例中，外围电路区30的浅沟槽308的宽度为0.3um 20um，具体 宽度为0.3um、 0.5um、 lum、 5um、 10um、 15um或20um。
存储单元区31的浅沟槽宽度为0.10um 0.20um,具体宽度例如O.lOum、 0.12um、 0.13um、 0.14um、 0.16um、 0.18um或0.20um，本实施例优选0.13um。
如图5C所示，用热氧化法在浅沟槽308、 305的底部与侧壁形成衬氧化 硅层307;通过用高密度等离子体化学汽相淀积法(HDP—CVD)在氮化硅层 303上形成绝缘氧化层306，并将绝缘氧化层306填充满浅沟槽308、 305，所 述绝缘氧化层材料优选氧化硅；在沉积完绝缘氧化层306后，绝缘氧化层306 不是平坦的，浅沟槽308、 305内的绝缘氧化层306比氮化硅层303上的绝缘 氧化层306低；浅沟槽308、 305宽度越大，浅沟槽308、 305内的绝缘氧化 层306与氮化硅层303上的绝缘氧化层306之间的高度差越大。
本实施例中，浅沟槽308内的绝缘氧化层306与氮化硅层303上的绝缘 氧化硅306的高度差为400埃~600埃，具体为400埃、450埃、500埃、550 埃或600埃，本实施例中为500埃。
衬氧化硅层307的厚度为80埃~120埃，具体厚度为80埃、90埃、100 埃、110埃或120埃，本实施例优选厚度为IOO埃。
如图5D所示，用化学机械抛光法研磨绝缘氧化层306至露出氮化硅层 303,在研磨至氮化硅层303时，会对氮化硅层303进行过研磨以确保氮化硅 层303上的绝缘氧化层306被全部清除干净，在对氮化硅层303进行过研磨 时，也会对浅沟槽308、 305内的绝缘氧化层306进行研磨，由于研磨氮化硅 层的速率小于研磨绝缘氧化层的速率，浅沟槽308、 305内的绝缘氧化层306 会出现凹陷现象，由于浅沟槽308的宽度比浅沟槽305的宽度宽，因此浅沟 槽308内绝缘氧化层306中的凹陷比浅沟槽305内绝缘氧化层306中的凹陷 深；然后，去除氮化硅层303和垫氧化硅层302，去除氮化硅层303和垫氧化 硅层302所采用的方法为本领域技术人员公知的技术湿法蚀刻法，所用的蚀 刻溶液为热磷酸和氢氟酸，蚀刻时间为8min 12min;接着，在外围电路区30 的氮化硅层303上形成光刻胶311,且光刻胶311覆盖浅沟槽308，光刻胶311 用以保护外围电路区30中浅沟槽308内的绝缘氧化层306在后续蚀刻过程中 不被蚀刻溶液腐蚀，从而保持高度，降低静态漏电流；以光刻胶311为掩膜， 在存储电路区31的硅衬底310中注入离子，形成存储单元区阱；继续以光刻 胶311为掩膜，湿法蚀刻存储单元区31中浅沟槽305内的绝缘氧化层306至 与外围电路区30中浅沟槽308内的绝缘氧化层306的高度一致。
本实施例中，形成光刻胶211的方法为旋涂法；光刻胶211的厚度为2500 埃 3500埃，具体厚度为2500埃、2800埃、3000埃、3200埃或3500埃。
本实施例中，在存储电路区31的硅衬底310中注入的离子为p型离子， 具体为硼离子。注入硼离子的剂量为5.0E12/cm2 5.0E13/cm2,具体剂量为 5.0E12/cm2 、 1.0E13/cm2或5.0E:l3/cm2 ; 注入硼离子所需的能量为 20KeV 300KeV,具体能量为20KeV、 50KeV、 100KeV、 150KeV、 200KeV、 250 KeV或300 KeV。
本实施例中，湿法蚀刻存储单元区31中浅沟槽305内的绝缘氧化层306 采用的液体为緩冲氢氟酸溶液，其中氟化氢和氨水的摩尔比值为49/40，湿法
蚀刻时间为8min 12min，具体时间为8min、 9min、 10min、 11min或12min， 优选10min。
如图5E所示，用灰化法去除光刻胶311，形成浅沟槽隔离结构312。 灰化光刻月交311为02和CF4混合气体，温度为80°C 120°C，具体温度例 如80。C、 90°C、 100°C、 110。C或120。C，本实施例优选100°C。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1. 一种器件隔离区的形成方法，其特征在于，包括下列步骤提供包含外围电路区和存储单元区的硅衬底；在硅衬底上依次形成垫氧化层和氮化硅层；蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶、氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。
2. 根据权利要求1所述的器件隔离区的形成方法，其特征在于用旋涂法形 成光刻胶。
3. 根据权利要求2所述的器件隔离区的形成方法，其特征在于所述光刻胶 的厚度为2500埃 3500埃。
4. 根据权利要求1所述的器件隔离区的形成方法，其特征在于蚀刻存储单 元区绝缘氧化层的方法为湿法蚀刻法。
5. 根据权利要求4所述的器件隔离区的形成方法，其特征在于湿法蚀刻采 用的溶液为緩沖氢氟酸溶液，其中氟化氢和氨水的摩尔比值为49/40。
6. 根据权利要求5所述的器件隔离区的形成方法，其特征在于湿法蚀刻时 间为8min 12min。
7. —种器件隔离区的形成方法，其特征在于，包括下列步骤 提供包含外围电路区和存储单元区的硅衬底； 在硅衬底上依次形成垫氧化层和氮化硅层； 蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层； 去除氮化硅层和垫氧化硅层； 在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧 化层高度一致；去除光刻胶，形成浅沟槽隔离结构。
8. 根据权利要求7所述的器件隔离区的形成方法，其特征在于用旋涂法形 成光刻月交。
9. 根据权利要求8所述的器件隔离区的形成方法，其特征在于所述光刻 胶的厚度为2500埃 3500埃。
10. 根据权利要求7所述的器件隔离区的形成方法，其特征在于蚀刻存储 单元区的绝缘氧化层的方法为湿法蚀刻法。
11. 根据权利要求IO所述的器件隔离区的形成方法，其特征在于湿法蚀刻 采用的溶液为緩沖氢氟酸溶液，其中氟化氢和氨水的摩尔比值为49/40。
12. 根据权利要求11所述的器件隔离区的形成方法，其特征在于湿法蚀刻 时间为8min 12min。
全文摘要
一种器件隔离区的形成方法，包括下列步骤提供包含外围电路区和存储单元区的硅衬底；在硅衬底上依次形成垫氧化层和氮化硅层；蚀刻垫氧化层、氮化硅层及硅衬底，形成沟槽；在氮化硅层上形成绝缘氧化层，并将绝缘氧化层填充满沟槽；研磨绝缘氧化层至露出氮化硅层；在外围电路区形成光刻胶；以光刻胶为掩膜，蚀刻存储单元区的绝缘氧化层直至与外围电路区绝缘氧化层高度一致；去除光刻胶、氮化硅层和垫氧化硅层，形成浅沟槽隔离结构。经上述步骤，降低了存储单元浅槽隔离结构的高度，避免后续平坦化多晶硅层过程中，存储单元区的浅沟槽隔离结构产生过研磨，避免存储单元区后续字线的蚀刻过程中产生多晶硅层的残留，使字线短路。
文档编号H01L21/762GK101207064SQ200610147798
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者刘经国, 孙智江, 蔡信裕, 陈荣堂 申请人:中芯国际集成电路制造(上海)有限公司