专利名称：重布导电层拉力测试的方法与系统的制作方法
技术领域：
本发明涉及测试领域，特别涉及一种重布导电层拉力测试的方法与系统。
背景技术：
半导体相关领域技术近年来发展十分快速，特别是半导体晶粒(die)方面微型化(miniaturization)的趋势，但对于半导体晶粒功能方面的要求却有反向的趋势，也就是希望功能越多样化越好。即半导体晶粒必须在越来越小的面积上，尽可能地布上输入/输出垫(I/Opads)，这样封装组件引脚(pins)的密度将迅速地提高，造成半导体晶粒封装上的难度，也会使封装良率(yield)下降。
封装结构的最主要目的是保护晶粒，不使晶粒为外力所伤。但集成电路在运作时，集成电路封装的接合点可能会因温度变化而损坏，因此，虽然此封装并未因外力而造成封装实质上的损坏，但由于接合点受损其功能仍然无法正常运作。因此为了达到更高的集成电路封装良率，检测集成电路封装的接合品质与接合强度是必要的。
根据上述理由，现有技术提出一种名为「焊线拉力测试(wire pull test；WPT)」的方法，焊线拉力测试为零时(time-zero)焊线测试，用来测试焊线接合品质与强度。它主要的步骤包含对待测试的焊线施予一向上的力，将焊线从晶粒上拉起，其错误方式(failure mode)有下列数种(1)第一接合点脱离「first bond(ball bond)lifting」；(2)颈部断裂「neck break」；(3)中跨线断裂「midspan wire break」；(4)根部断裂「heel break」；(5)第二接合点脱离「second bond(wedgebond)lifting」。其中，第一接合点与第二接合点脱离是不可接受的错误方式，且应立即提醒工艺操作者调查为什么此类错误方式会发生。不过，随着集成电路封装技术的进步，多种新型封装形态也随之被揭露，而焊线拉力测试仅适用于某些传统形式的封装，例如引线接合球状阵列封装(wirebonding BGA package)；而无法应用在新型的封装上，如覆晶式球状阵列封装(Flip-Chip BGApackage)。由此可知，焊线拉力测试是效率低且不够实用的测试方法。
为了达成可测试球状阵列封装(BGApackage)的目的，产生了另一个称为「推球剪力测试(ball shear testing；BST)」的方法。通过对接合球(bonding ball)施予一水平力，如焊锡球(solderballs)，上述接合球将沿水平方向被推动。根据JEDEC standard No.B117，推球剪力测试有六种错误方式，包含(1)球剪力(Ball Shear)；(2)垫脱离(Pad Lifting)；(3)球脱离缺乏焊锡湿润(Ball Liftlack of solder wetting)；(4)金属间断裂(Intermetallic Break)；(5)球中心线上剪力(ShearAbove Ball Centerline)；(6)干扰安装错误(Interference Setup Error)；其中第一种与第二种错误方式是可接受的，而其它的错误方式是不被接受的。表面上看来推球剪力测试似乎有极大的进步，事实上其中仍有许多缺点，例如推球剪力测试仅适用于传统式覆晶球状阵列封装，而无法适用于扇出型晶圆级封装(fan-out type Wafer level package)。这是由于若将推球剪力测试应用在扇出型晶圆级封装上，将会产生出非预期的错误方式，如在介于焊锡球与重布导电层间(RDL；trace；or redistribution layer)的球下金属层(UBM；under bump metallurgy)发生Ball Lifting的状况，却无法达到原先预期的错误方式，断裂处为介于焊垫(bonding pad)与重布导电层间(trace)的球下金属层(UBM)。
综上所述，急需一适当的方法与系统以测试多种形态封装的接合品质与接合强度。而此系统必须具有上述功能，且能轻易地更新并具有高度的可靠性。
发明内容
为了克服上述现有技术的缺陷，本发明提供了一种重布导电层拉力测试的方法与系统，用以测试晶粒(die)的接合品质，本发明可以多种形式实施，其中包含以方法的形式、系统的形式或以程序的形式。运用本发明所提供的方法，封装厂商将能够真正感受到测试的关键部分，而且，封装厂商也将能够轻易地提高其封装的良率(yield)。
本发明的主要目的是通过测量封装接合部分所能承受的外力强度，判断此封装的接合品质。通过连接偏压至封装的凸块(bumps；导电部分)，可形成一电路回路(circuit loop)，而后施予一垂直方向的外力于接合球(bonding ball)上，并且监控上述电路回路的状态。由于施于其上的外力，接合球将会产生形变，且此外力会通过弹性的重布导电层(Trace)而作用于焊垫(bonding pads)上。这样会造成接合部分形变，也会影响到上述已形成的电路回路的状态，当此电路回路处于闭路(closed)状态时，表示封装内的接合点仍然相互连接在一起，而当此电路回路处于开路(open)状态时，即表示封装内有断裂的部分。同时所施予外力的变化量有助于厂商判断封装的接合品质，且因为电路回路是非常敏锐的，因此可将此电路回路看成一触发器，该触发器用以表示接合处断裂的瞬间，通过此电路回路可精确地测量出封装所能承受的外力强度。
本发明的另一目的是通过测量封装上接合球的尺寸参数(dimension parameter)，判断此封装的接合品质。通过连接偏压至封装的凸块(导电部分)，可形成一电路回路，然后施予一垂直方向的外力于接合球上，并且监控上述接合球因受力所产生的尺寸参数。由于施于其上的外力以及弹性材料所形成的重布导电层，此接合球会有所形变，因此会造成接合部分形变，也会影响到上述已形成的电路回路的状态，当此电路回路处于闭路状态时，表示封装内的接合点仍然相互连接在一起，换句话说当此电路回路处于开路状态时，即表示封装内有断裂的部分。同时接合球的尺寸参数可用来判断此封装的接合品质是否最好，参考这项对于尺寸参数的测量结果，封装厂商也可以增进封装工艺的良率。
本发明的有益效果是所施予外力的变化量有助于厂商判断封装的接合品质，而且因为电路回路是非常敏锐的，因此可将此电路回路看成一触发器，该触发器用以表示接合处断裂的瞬间，通过此电路回路将可精确地测量出封装所能承受的外力强度；接合球的尺寸参数可用来判断此封装的接合品质是否最好，参考这项对于尺寸参数的测量结果，封装厂商也可以增进封装工艺的良率。
图1是本发明中一实施例的封装结构示意图；图2是本发明利用重布导电层的拉力试验(Trace PullTest)测得外力强度的方法流程图；图3是本发明利用重布导电层的拉力试验测得焊锡球(solder ball)的尺寸参数的方法流程图；图4是本发明重布导电层拉力试验的系统方框图。
主要组件符号说明100 集成电路101 焊垫102 保护层103 绝缘层104 重布导电层105 绝缘层106 焊锡球107 球下金属层108 球下金属层400 系统
401 载具402 集成电路封装404 凸块406 偏压407 电压供应器408 阻值计410 测试器412A 外力强度计412B 长度形变计具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为对本发明的限定。
参见图1，为本发明实施例中可能使用的部分封装结构，其中包含一绝缘层(isolationlayer)103与一集成电路(IC)组件100的保护层(passivation layer)102，上述绝缘层103的材质可以为厚度5微米(micron)的苯并环丁烯BCB、硅胶(SINR)、环氧化物(Epoxy)、聚乙酰(polyimides)等介电材质。而保护层102的材质可以为聚乙酰或氮化硅(SiN)。重布导电层(Trace、RDL)104与上述绝缘层103、集成电路组件的焊垫(bonding pad)101结合，上述重布导电层104的材质可以为厚度15微米的钛铜(Ti/Cu)合金或铜镍金(Cu/Ni/Au)合金。上述物理量只做一参考。上述钛铜合金可以利用溅镀方式形成，而铜镍金合金则可以利用电镀方式形成。此外，绝缘层105覆盖上述导电层104，且上述绝缘层105中具有多个开口，每一开口上具有一焊锡球(solder ball)106以利于与一印刷电路板(PCB)或外部装置电性连接。上述绝缘层105的材质可以为BCB、硅胶、环氧化物、树脂(Resin)或聚乙酰等介电材质。焊垫101的材质可以为导电材质所形成，例如铝或铜。
此外，上述的封装结构中不需另外使用额外的材料来加强固定焊锡球106。当焊锡球106连接至一印刷电路板(PCB)时，介于焊锡球106与重布导电层104间的接触部分(即球下金属层(UBM)107)，可能会因为温度的影响而产生应力上的变化，而因温度变化产生位移拉力加大造成焊锡球106断裂。由于介于重布导电层104与焊锡球106间的球下金属层107的接合力远大于上述位移拉力，所以在此种结构下断裂处不可能为球下金属层107。事实上，断裂处为介于重布导电层104与焊垫101间的球下金属层108，这是由于球下金属层108处的接合力小于球下金属层107处的接合力，而当球下金属层108处断裂时会造成电路回路处于开路状态。
参见图2，以流程图描述本发明的步骤。在本发明的较佳实施例中，厂商可通过检验封装所能承受的外力，进而判断此封装的良率。流程200集合了本发明的重要步骤，而整个流程从步骤202开始，步骤202为准备一用以测试的晶粒，在前面的叙述中已提出适合于本发明的晶粒形态(即封装形态)，但其并非唯一可适用于本发明的封装形态，本发明可适用于多种不同形态的封装，包含一些更新型的封装，如引线接合球状阵列封装(wirebonding BGApackage)、覆晶式球状阵列封装(Flip-Chip BGApackage)、塑料球状阵列封装(PBGApackage)、平面栅格阵列封装(LGApackage)或者扇出型晶圆级封装(fan-outtype Waferlevel package)。接着为步骤204，耦合两偏压至对应晶粒上的端点以形成电路回路，此电路回路最主要的目的是帮助厂商能明确地区分正常状态与错误状态，通过此电路回路的性质，可分辨出通路与闭路极接近的状态。上述两偏压由同一电源供应器所提供，此电源供应器可嵌入于测试器之中或独立于测试器之外，且此电源供应器可提供多种不同电流形态，例如不同电压的直流电(DC)。而晶粒上的端点可以是球下金属层或任何其邻近的导电部分(conductive parts)，此处所指的球下金属层有两种不同种类，其一如图1中的球下金属层107介于重布导电层与焊锡球间，甚至可指焊锡球本身；其二如图1中球下金属层108介于重布导电层与焊垫间，也可指任何邻近导电部分。而且，可直接将两偏压耦合至晶粒上任一对焊锡球之上，以测试两者间互相连接是否正常以及测试集成电路的功能是否完整。当上述电路回路成功建立之后，就可进行步骤206，在步骤206，在所要测试的物体上施予一外力，上述物体可以是前述种类的封装或是任何适用种类的封装。此外力是由一重布导电层拉力测试器(Trace Pull Tester)所产生，此测试器可为一全新设计的机构，也可直接使用一焊线拉力测试器(Wire Pull Tester)。此外力主要大致上沿着一垂直方向施予物体上，即向上「拉」焊锡球。由于上述的电源供应器可内建于测试器中，因此所形成的电路回路可用来控制上述外力的产生。当此电路回路处于开路状态时(即传导层某处断裂)，上述测试器可自动地停止施加外力。同时在步骤208中，测试器会测量此外力的强度，所测得的数值可代表封装所能承受的最大外力强度。此外，所测得的数值也可以提供给另一装置，以作进一步分析或利用。最后在步骤210中，使用所有适用的方法分析所测得的数值，以决定被测量封装的接合品质。
参见图3，以流程图描述本发明的步骤。在本发明的另一较佳实施例中，厂商可通过检验焊锡球的形变是否仍在容限(tolerance)范围中，判断此封装的良率。流程300集合了本发明的重要步骤，而整个流程从步骤302开始，步骤302是准备一用以测试的晶粒，在前面的叙述中已提出适合于本发明的可能的晶粒形态(即封装形态)，但其并非唯一可适用于本发明的封装形态，本发明可适用于多种不同形态的封装包含一些更新型的封装，如引线接合球状阵列封装、覆晶式球状阵列封装、塑料球状阵列封装、平面栅格阵列封装或者扇出型晶圆级封装。接着为步骤304，耦合两偏压至对应晶粒上的端点以形成电路回路，此电路回路最主要的目的是帮助厂商能明确地区分正常状态与错误状态，通过此电路回路的性质，可分辨出通路与闭路极接近的状态。上述两偏压由同一电源供应器提供，此电源供应器可嵌入于测试器之中或独立于测试器之外，且此电源供应器可提供多种不同电流形态，例如不同电压的直流电。而晶粒上的端点可为球下金属层或任何其邻近的导电部分，此处所指的球下金属层如图1中的球下金属层107介于重布导电层与焊锡球间，甚至可指焊锡球本身；还可以如图1中球下金属层108介于重布导电层与焊垫间，也可指任何邻近导电部分。而且，可直接将两偏压耦合至晶粒上任一对焊锡球之上，以测试两者间互相连接是否正常以及测试集成电路的功能是否完整。当上述电路回路成功建立之后，就可进行步骤306，在步骤306，施予一外力至所要测试的物体上，上述物体可为上述种类的封装或为任何适用种类的封装。此外力由一重布导电层拉力测试器所产生，此测试器可以是一全新设计的机构，或可直接使用一焊线拉力测试器。此外力主要沿着一垂直方向施予物体上，即向上「拉」焊锡球。随着这个动作，焊锡球将会开始形变，而焊锡球的长度也会开始伸展。同时，在步骤308中，开始测量或决定此形变的焊锡球的尺寸参数(可能为长度或直径)，虽然焊锡球的形变有其极限或其容限，但这仍然是一极有用的参考指标。例如，当其形变长度到达一预定的参数时，可认为其接合品质非常优秀，这是因为在通常无外力的状态下，焊锡球是根本不可能形变至如此状态。最后在步骤310中，进一步分析其形变等级，以决定所测量封装的接合品质是否为佳。
参见图4，其中以方框图描述本发明较佳实施例的系统。上述系统400包括一载具401，此载具401用来装载一集成电路封装402，上述封装即为测试物体，此封装可为数种不同形态的封装结构。在本较佳实施例中，上述集成电路封装为扇出型晶圆级封装(FO-WLP)，这仅是范例而并非将本发明局限于此类封装，其它可用的封装形态包含引线接合球状阵列封装(wirebonding BGA package)、覆晶式球状阵列封装(Flip-Chip BGA package)、塑料球状阵列封装(PBGApackage)或者平面栅格阵列封装(LGApackage)。凸块(bumps)404是集成电路封装402上的焊锡球，做为球状阵列封装上的信号传递路径，或是不同种类封装上的导电部分。操纵者将选择成对的凸块，通过封装内的重布导电层互相连接，耦合具有相对电性的两偏压至上述成对的凸块，通过偏压耦合至上述集成电路封装上，可形成一电路回路。一阻值计408位于偏压406之间，用以监控上述已形成的电路回路的状态，而当所测量的阻值为无限大时，即表示上述电路回路处于「开路」状态。系统400包括一测试器410，具有耦合装胃(couplingdevice)用以与测试物体相连接，测试器410的主要功能是沿着垂直方向(即图4中的z方向)施予一外力至受测试物体。测试器410可为重布导电层拉力测试器(Trace Pull Tester)、焊线拉力测试器(Wire Pull Tester)、改良式推球剪力测试器(modified Ball Shear Tester)或全新设计的测试器。上述偏压406由一电源供应器407所提供，此电源供应器407可嵌入于测试器410之中或独立于测试器410之外，且此电源供应器407可提供多种不同电流形态，例如不同电压的直流电。系统400中还包含一外力强度/形变长度侦测器(force/length meter)412A/412B，该外力强度/形变长度侦测器412A/412B耦合至测试器410，用以当电路回路为「通路」状态时，监控受测物体的状态改变。上述测试器410也可接受一控制器的控制，此控制器未呈现在图中，此控制器自阻值计408接收电路回路的状态，根据上述收到的状态决定何时停止施予外力于受测物体上。此控制器也可用来控制外力强度/形变长度侦测器412A/412B，这是为了当电路回路为「通路」状态时，能据此精确地记录下所测得的数据。通过所测得的数据，封装厂商将可以判断工艺的良率，并提高工艺的良率。
对熟悉此领域技术人员，本发明虽然只提供了较佳实施例，但并非用来限定本发明的精神。在不脱离本发明的精神与范围内所作的修改与类似的配置，均应包含在本发明范围内，此范围应覆盖所有类似修改与类似结构，且应做最宽广的解释。
权利要求
1.一种用于半导体封装的重布导电层拉力测试的方法，其特征在于，所述方法具体包括准备一晶粒，该晶粒有多个凸块；耦合一第一偏压至该晶粒上的一第一端点，以及耦合一第二偏压至该晶粒上的一第二端点，以形成一电路回路；沿着垂直的方向施予一外力至该凸块；以及当该电路回路为开路时，测量该外力的强度。
2.根据权利要求1所述的用于半导体封装的重布导电层拉力测试的方法，其特征在于，所述方法还包括根据该外力的强度决定该晶粒的接合品质。
3.根据权利要求1所述的用于半导体封装的重布导电层拉力测试的方法，其特征在于，所述的晶粒封装包含一引线接合球状阵列封装、一覆晶式球状阵列封装、一塑料球状阵列封装、一平面栅格阵列封装或者一扇出型晶圆级封装。
4.根据权利要求1所述的用于半导体封装的重布导电层拉力测试的方法，其特征在于，所述的第一端点包含该凸块或介于该凸块与该重布导电层间的球下金属层，所述的第二端点为介于该重布导电层与一焊垫间的球下金属层。
5.根据权利要求1所述的用于半导体封装的重布导电层拉力测试的方法，其特征在于，所述的第一偏压包含正电压或负电压，当该第一偏压为负电时该第二偏压为正电压，且当该第一偏压为正电时该第二偏压为负电压。
6.一种用于半导体封装的重布导电层拉力形变测试的方法，其特征在于，所述方法具体包括准备一晶粒，其中该晶粒具有多个凸块；耦合一第一偏压至该晶粒上的一第一端点，以及耦合一第二偏压至该晶粒上的一第二端点，以形成一电路回路；沿着垂直的方向施予一外力至该凸块；以及当该电路回路为开路时，测量该凸块的尺寸参数。
7.根据权利要求6所述的用于半导体封装的重布导电层拉力形变测试的方法，其特征在于，所述方法还包括根据该尺寸参数决定该晶粒的接合品质。
8.根据权利要求6所述的用于半导体封装的重布导电层拉力形变测试的方法，其特征在于，所述的晶粒封装包含一引线接合球状阵列封装、一覆晶式球状阵列封装、一塑料球状阵列封装、一平面栅格阵列封装或者一扇出型晶圆级封装。
9.根据权利要求6所述的用于半导体封装的重布导电层拉力形变测试的方法，其特征在于，所述的第一端点为该凸块或介于该凸块与该重布导电层间的球下金属层，所述的第二端点为介于该重布导电层与一焊垫间的球下金属层。
10.根据权利要求6所述的用于半导体封装的重布导电层拉力形变测试的方法，其特征在于，所述的第一偏压为正电压或负电压，当该第一偏压为负电压时该第二偏压为正电压，且当该第一偏压为正电压时该第二偏压为负电压。
11.一种用于半导体封装的重布导电层拉力测试的系统，其特征在于，所述系统具体包括一载具，用以装载一待测试的集成电路封装；一电源供应器，耦合至该集成电路封装，用以提供测试过程中耦合至凸块上的偏压；一测试器，耦合至该集成电路封装，该测试器用以在测试过程中沿着一垂直的方向施予一外力至该凸块，其中该凸块位于该集成电路之上；以及一外力强度/形变长度侦测器，耦合至该测试器。
12.根据权利要求11所述的用于半导体封装的重布导电层拉力测试的系统，其特征在于，所述的待测试的集成电路封装包含一引线接合球状阵列封装、一覆晶式球状阵列封装、一塑料球状阵列封装、一平面栅格阵列封装或者一扇出型球状阵列封装。
13.根据权利要求11所述的用于半导体封装的重布导电层拉力测试的系统，其特征在于，所述的测试器包含一重布导电层拉力测试器、一焊线拉力测试器、一改良式推球剪力测试器或一全新设计的测试。
全文摘要
本发明提供了一种重布导电层拉力测试的方法与系统，用以测试集成电路(IC；integrated circuit)封装，例如球状阵列封装(BGA package)，属于测试领域。本发明通过测量封装接合部分所能承受的外力强度，或测量封装上接合球的尺寸参数(dimension parameter)，来判断封装的接合品质。通过本发明，厂商可以更简便地测试各种形式的封装，包括一些新型的封装。而且厂商得到的测试结果也更精确，因此能够协助厂商大幅地改善集成电路封装流程。
文档编号H01L21/66GK101025393SQ200610152739
公开日2007年8月29日 申请日期2006年9月26日 优先权日2005年9月26日
发明者杨文焜, 戴正杰 申请人:育霈科技股份有限公司