专利名称：用于改善半导体器件制造中的金属缺陷的方法
技术领域：
本发明一般针对半导体器件的制造方法，特别是针对改善较厚的 淀积的金属中的金属缺陷的方法。
背景技术：
半导体器件的优化持续是半导体工业的重要目标。这些优化方案 常包括将诸如感应器的大尺度部件加到上面制成晶体管的同一芯片 上。 一般地，与用于形成半导体器件中的诸如互连的其它部件的那些 器件相比，这些大尺度器件需要淀积更厚的金属。例如，在形成感应
器的过程中，金属厚度可达约1~3微米的厚度。
不幸的是，在这些厚金属层的淀积过程中会出现金属缺陷。由于 必须实现的厚度，晶片暴露于等离子体下较长的时间周期，这导致较 高和上升的晶片温度。当晶片最终在淀积过程结束时冷却下来时，厚 金属常常收缩，并且产生的力将导致金属缺陷。这些金属缺陷是非常 不希望有的，原因在于它们会影响成品率并导致可靠性问题。
为了解决这些问题，半导体工业已尝试通过将淀积过程分为两个 或三个分开的步骤来调整在厚金属层的淀积过程中使用的热聚积。例 如，进行金属淀积10分钟的周期，然后停止以允许衬底冷却下来。然 后，再继续金属淀积IO分钟，在该淀积周期结束时有冷却下来的周期。 继续这样做，直到实现金属层的完整的厚度。尽管这些过程在一定程 度上减少了缺陷的数量，但它们没有完全解决仍观察到金属缺陷的问 题。
因此，需要提供可在避免与上述的常规过程相关的问题的同时淀 积厚层的方法。
发明内容
为了解决上述缺点，本发明在一个实施例中提供半导体器件的制 造方法。该方法包括设置半导体衬底和在半导体衬底上淀积金属层。 金属层具有约l微米或更厚的总厚度。淀积该金属层的方法包括在半 导体衬底上淀积具有与其相关的压缩或拉伸应力的金属层的第一部 分。应力补偿层被淀积在第一部分之上，使得应力补偿层具有与与第 一部分相关的压缩或拉伸应力相反的应力。金属层的第二部分然后被 淀积在应力补偿层之上。在一个实施例中，该方法可被用于制造具有
加入其中的感应器的集成电路(IC)。
以上概述了本发明的一个实施例，使得本领域技术人员可更好地 理解以下的本发明的详细说明。以下将说明形成本发明的权利要求的 主题的本发明的其它实施例和特征。本领域技术人员应理解，他们可
发明的相同目的的其它结构的基础。本领域技术人员还应认识到，这 些等同的结构不背离本发明的精神和范围。
为了更完全地理解本发明，现在参照结合附图的以下说明，其中，
图1示出通过本发明的一个实施例提供的半导体器件；
图2A~2E示出制造通过本发明提供的半导体部件的一个实施例 的各个步骤；
图3A~3E示出制造通过本发明提供的半导体部件的另一实施例 的各个步骤；以及
图4示出通过本发明提供的集成电路的局部示图。
具体实施例方式
首先参照图1,示出由本发明提供的半导体器件100的一般局部 示图。在本实施例中，半导体器件100包含可以为常规的设计并由常 规的工艺和材料制造的晶体管区域105。就这一点，晶体管区域包含 常规的晶体管106、互连107和介电层108。还包含诸如感应器的半导 体部件110。但本发明的应用不限于感应器，并且应注意，需要约1 微米或更厚的厚金属淀积的任何半导体部件也在本发明的范围内。另 外，半导体部件110可位于半导体器件100的任意层级。在示出的实 施例中，半导体部件110位于最外层介电层108处或附近，并在器件 内正好在最后互连层级之前。
在示出的实施例中，感应器部件IIO包含具有插入的应力补偿层 120的分段金属层115，该应力补偿层120位于金属层115的分段部分 115a之间。因此，通过在不同的阶段插入应力补偿层120或多个应力 补偿层120，总应力在整个淀积过程中被补偿。在大多数实施例中， 部分115a将具有相同的金属成分，该金属成分包含其合金。但是，在 其它实施例中，部分115a可由不同的金属或合金构成，但不管该金属 或合金的成分是什么，都优选与应力补偿层120的金属或合金成分不 同。如在本实施例中看出的那样，金属层115包含具有第一、第二和 第三部分115a，该应力补偿层120位于金属层115的第一和第二部分 115a以及第二和第三部分115a之间。
本发明认识到，上面讨论的控制热聚积不足以充分减少在厚度为 1微米或更厚的金属层中出现的金属缺陷的数量。本发明还认识到， 金属缺陷可归因于在厚金属层淀积时与厚金属层有关的压缩或拉伸应 力。还认识到，可通过将金属层分段成分开的层部分并在这些部分之 间放置应力补偿层，实现这些金属层中的金属缺陷的大大减少。应力 补偿层120以使得它具有与金属层115的应力相反的相关应力的方式 被淀积。应力补偿层120将有效抵消金属内的固有应力并减少或消除 金属缺陷的出现。
图2A示出可在一个制造阶段中在图1的半导体器件100中使用 的半导体器件200的上部分的一个实施例的放大图。在图2A中，金 属层205的第一部分205a被淀积在介电层210上。淀积周期结束时的 金属层205的总厚度应为约1微米或更厚。在该阶段，诸如钛/氮化钛 (Ti/TiN )或钽/氮化钽(Ta/TaN )的常规的阻挡层(未示出)可位于
介电层210和第一部分205a之间。阻挡层可具有约60nm的厚度。
可通过使用诸如物理汽相淀积(PVD)的常规的淀积工艺淀积金 属层205的第一部分205a。在一个实施例中，淀积参数可包含使用 铝靶；和在约2500 8500mTorr的压力下和在约4000 ~ 12000瓦的功 率下、在具有约10~30sccm的流速的诸如氩气的惰性气体中进行溅 射。第一部分205a的淀积条件导致应力215被引入第一部分205a中。 这里，应力215被示为拉伸应力，但该应力也可为压缩应力。在某些 实施例中，第一部分205a的应力可为约1E8 5E9帕。金属层205可 由任何导电金属、合金或适于制造半导体器件的任何其它导电材料构 成。例如，金属层205可以是铝，或者，在其它的实施例中，它例如 可以是铜、金、银铂或钯等等。
第 一部分205a的厚度将依赖于金属层205的总的最终厚度和金属 层205最终被分割成的部分的数量。例如，金属层205的各部分的厚 度可以为约0.3~1.5微米。在图2A示出的实施例中，金属层205要 被分割成总厚度为约1.4微米的两个部分。由此，第一部分205a的厚 度将为约0.70微米。
如图2B所示，在淀积第一部分205a后，应力补偿层220被淀积 在第一部分205a之上。在有利的实施例中，应力补偿层220是单层， 但它也可以是多层的叠层；对于本发明的所有实施例均是如此。应力 补偿层220以导致其具有与下面的第一部分205a的应力相反的应力 225的方式被淀积。例如，如果第一部分205a具有拉伸应力，那么应 力补偿层220将被淀积为具有压缩应力。另 一方面，如果第 一部分205a 具有压缩应力，那么应力补偿层220将被淀积为具有拉伸应力。常规 的工艺可被用于淀积应力补偿层220。在一个有利的实施例中，賊射 工艺被用于淀积该层。例如，钛靶可被使用，并且诸如氩气的惰性气 体可与氮气一起流动以形成TiN层。氩气的流速的例子可以为约5~ 30sccm。氮气的流速也可为约5~30sccm。 一个实施例的其它例子包 括在约2500 ~ 8500mTorr的压力下和在约2000 ~ 8000瓦的功率下进 行溅射工艺。这些淀积参数可导致应力范围为约1E10~3E10帕的应
力补偿膜。并且，本领域技术人员将理解如何改变淀积参数以实现具 有与其相关的压缩应力或拉伸应力的膜。
应力补偿层220的存在提供优于现有工艺和器件的优点。例如， 已发现，使用本发明，由应力补偿层220提供的相反应力大大减少可 在单一厚度金属层被淀积时形成的金属缺陷的数量。就这一点，随着 本发明的实现，可以增加产品可靠性和成品率。另外，由于半导体器 件100从用于淀积金属层205的室中被移至用于淀积应力补偿层220 的室中，因此第一部分205a具有固有冷却下来的机会，这也有助于金 属缺陷形成的减少。
在图2C中，金属层205的第二部分205b被淀积到应力补偿层220 之上。在有利的实施例中，第二部分205b具有与第一部分205a相同 的金属或金属合金成分，并且相同的工艺可被用于淀积第二部分 205b。在这种情况下，第二部分205b具有的与其相关的应力215的 类型也可以与与第一部分205a相关的应力相同，或者，作为替代方案， 它可具有相反的与其相关的应力。由于下面的应力补偿层220的存在， 因此可以相信，分给第一部分205a的应力225也可被分给第二部分 205b。关于材料，其它的实施例不排除在形成第二部分205b的过程 中使用不同的材料。
在图2C所示的实施例中，第二部分205b的淀积完成金属层205 的总厚度，并且，在有利的实施例中，第二部分205b的厚度将大致与 第一部分205a相同。例如，如果金属层205的目标金属厚度为1.4微 米，那么第一和第二部分205a和205b将分别具有约0.70微米的厚度。 但应理解，第一和第二部分205a和205b的厚度不需要相同； 一个可 以比另一个厚，并且仍在本发明的范围内。但是，它们的单个厚度将 合计达到金属层205的目标厚度。
一旦完成金属层205和应力补偿层220的淀积，光刻胶层230就 如图2D所示被淀积和构图，并且可进行常规的蚀刻以如图2E所示形 成半导体部件235。如上所述，在一个实施例中，半导体部件235可 以是感应器。
图3A示出可在图1的半导体器件中使用的由本发明提供的半导 体部件300的另一实施例。在本实施例中，附加的金属层和应力补偿 层如下面所述的那样被淀积。在实现图3A所示的结构时，用于构造 图2C所示的器件的相同工艺和材料可被用于构造图3A所示的结构。 就这一点，相同的附图标记被使用。
在淀积第二部分205b后，并且与图2C的实施例不同，还没有实 现金属层205的总厚度。因此，在图3B所示的实施例中，另一应力 补偿层310被淀积在第二部分205b之上。该应力补偿层310可具有与 应力补偿层220相同的成分，并且它还可具有约50nm的厚度。就这 一点，与上述的相同的工艺和材料可被用于形成应力补偿层310。在 有利的实施例中，应力补偿层310具有的与其相关的应力315将与上 面关于图2C所示的实施例说明的应力215相反。这种相反应力进一 步减少第二部分205b中的金属缺陷的形成。
在淀积应力补偿层310之后，金属层205的第三部分205c被淀积 在应力补偿层310之上。在本实施例中，第三部分205c的淀积完成金 属层205的总厚度。在有利的实施例中，第三部分205c具有与第一和 第二部分205a和205b相同的金属或金属合金成分，并且相同的工艺 也可被用于淀积第三部分205c。在这种情况下，第三部分205c具有 的与其相关的应力的类型也可与与第 一和第二部分205a和205b相关 的应力215相同。由于下面的应力补偿层310的存在，因此可以相信， 分给第二部分205b的应力315也可被分给第三部分205c。关于材料， 其它的实施例不排除在形成第三部分205c的过程中使用不同的材料。
在图3C所示的实施例中，第三部分205c的淀积完成金属层205 的总厚度，并且，在有利的实施例中，第三部分205c的厚度将大致与 第一和第二部分205a和205b相同。例如，如果金属层205的目标金 属厚度为1.45微米，那么第一、第二和第三部分205a、 205b和205c 将分别具有约0.45微米的厚度。但应理解，第一、第二和第三部分 205a、 205b和205c的厚度不需要相同； 一个可以比其它的厚或者它 们可具有不同的厚度，并且仍在本发明的范围内。但是，它们的单个
厚度将合计达到金属层205的目标厚度。并且，在本实施例以及其它 的实施例中，金属层205的各个部分均可具有相同的与各自相关的应 力的类型，或者各个部分可以以使得各个部分中的应力的类型交替变 化的方式被淀积。类似地，位于各个部分之间的应力补偿层310也可 与其它的应力补偿层交替。因此，在某些实施例中，总的叠层可包含 具有交替的类型的与它们相关的应力的层。给予这里的教导，本领域 技术人员可理解如何交替改变淀积参数以实现这种类型的交替应力模 式。
一旦完成金属层205和应力补偿层220和310的淀积，光刻胶层 315就如图3D所示被淀积和构图，并且可进行常规的蚀刻以如图3E 所示形成半导体部件320。如上所述，在一个实施例中，半导体部件 320可以是感应器。虽然以上的实施例说明了仅被分段成具有位于其 间的插入的应力补偿层的两个或三个层的金属层，但可以理解，本发 明可被用于将金属层分段成具有位于各对段之间的应力补偿层的任何 数量的段。
简单转到图4，示出包含可以为上述实施例中的任一个的半导体 部件410和如上面关于图1讨论的常规晶体管结构415的IC 400的局 部示图。半导体部件可以为上面讨论和在图1、 2E或3E中示出的实 施例中的任一个。半导体部件410通过常规的结构与下面的晶体管结 构415电连接，该常规的结构的细节没有被示出。还应理解，本领域 技术人员会理解如何完成IC 400以形成有效的IC。
通过将厚金属层分段并在这些段之间放置应力降低层，与上面讨 论的常规的工艺和器件相比，本发明提供在厚金属层中招致更少的金 属缺陷的工艺和器件。结果，产品成品率和产品可靠性增加。
虽然已详细说明了本发明，但本领域技术人员应理解，在不背离 最宽的形式的本发明的精神和范围的情况下，他们可在这里提出各种 变化、替代和变更方式。
权利要求
1.一种半导体器件的制造方法，包括在半导体衬底上淀积金属层，该金属层具有约1微米或更厚的总厚度；在半导体衬底上淀积金属层的第一部分，该第一部分具有与其相关的压缩或拉伸应力；将应力补偿层放在第一部分之上，使得应力补偿层具有与与第一部分相关的压缩或拉伸应力相反的应力；和在应力补偿层上淀积金属层的第二部分。
2. 如权利要求l所述的方法，其中，应力补偿层包含钬、钽、氮化钛、氮化钽或它们的组合，并且金属层包含铝、铜、金、银、铂、 钯或它们的组合。
3. 如权利要求l所述的方法，其中，应力补偿层是第一应力补偿 层，并且该方法还包括在第二部分上淀积第二应力补偿层，该第二 应力补偿层具有与与第二部分相关的压缩或拉伸应力相反的应力；和 在第二应力补偿层上淀积该厚度的第三部分。
4. 如权利要求1所述的方法，其中，第 一部分具有范围为约1E8 ~ 5E9帕的与其相关的应力，并且应力补偿层具有范围为约1E10~3E10 帕的与第一部分的应力相反的应力。
5. —种集成电路的制造方法，包括 在半导体衬底上形成晶体管；在晶体管上形成介电层； 介电层中形成电连接晶体管的互连；和 在介电层中的一个上形成感应器，包含在半导体衬底上淀积金属层，该金属层具有约l微米或更厚的总厚度，并包含在半导体衬底上淀积金属层的厚度的第一部分，该第一部分具有与其相关的压缩或拉伸压力； 在金属层的厚度的第一部分上放置应力补偿膜，使得应 力补偿膜分给第一部分与与第一部分相关的压缩或拉伸应力相反的应力；和在应力补偿膜上淀积金属层的厚度的第二部分。
6. 如权利要求5所述的方法，其中，应力补偿层包含钛、钽、氮化钛、氮化钽或它们的组合，并且金属层包含铝、铜、金、银、铂、 把或它们的组合。
7. 如权利要求5所述的方法，其中，应力补偿层是第一应力补偿 层，并且该方法还包括在第二部分上淀积第二应力补偿层，该第二 应力补偿层分给第二部分与与第二部分相关的压缩或拉伸应力相反的 应力；和在第二应力补偿层上淀积该厚度的第三部分。
8. 如权利要求6所述的方法，其中，用于形成第一和第二部分的淀积参数包含使用铝靶；和在约 2500~8500mTorr的压力下、在约4000 ~ 12000瓦的功率下、在具有 约10~30sccm的流速的诸如氩气的惰性气体中进行溅射，并且，放 置应力补偿层包含使用钛靶和流动惰性气体与氮气以形成TiN层，其 中，在约2500 ~ 8500mTorr的压力下和在约2000 ~ 8000瓦的功率下， 惰性气体在约5 30sccm的流速下流动，并且氮气在约5~30sccm的 流速下流动。
9. 一种集成电路，包括 位于半导体衬底之上的晶体管；位于晶体管之上的介电层；位于介电层之上或里面的电连接晶体管的互连；和 位于介电层中的一个之上的感应器，该感应器包含具有约l微米 或更厚的组合厚度的金属层，并包含金属层的第一部分；位于第一部分之上的应力补偿层；和位于应力补偿层之上的金属层的第二部分。
10. 如权利要求9所述的集成电路，其中，应力补偿层包含钛、 钽、氮化钛、氮化钽或它们的组合，并且金属层包含铝、铜、金、银、 钼、把或它们的组合。
11.如权利要求9所述的集成电路，其中，应力补偿层是第一应 力补偿层，并且集成电路还包含第二部分之上的第二应力补偿层，并 且金属层的第三部分位于第二应力补偿层之上。
全文摘要
本发明涉及用于改善半导体器件制造中的金属缺陷的方法。本发明在一个方面中提供半导体器件的制造方法。该方法包括设置半导体衬底和在半导体衬底上淀积具有约1微米或更厚的总厚度的金属层。通过在半导体衬底上淀积具有与其相关的压缩或拉伸应力的金属层的厚度的第一部分，形成金属层。应力补偿层被淀积在第一部分之上，使得应力补偿层分给第一部分与与第一部分相关的压缩或拉伸应力相反的应力。金属层的厚度的第二部分然后被淀积在应力补偿层之上。
文档编号H01L27/06GK101106077SQ200710127028
公开日2008年1月16日 申请日期2007年6月28日 优先权日2006年6月29日
发明者兰比尔·辛格, 纳斯·M·罗斯 申请人:艾格瑞系统有限公司