专利名称：用于制造具有界面帽结构的末层铜到c4连接的方法
技术领域：
本发明涉及一种用于制造在IC芯片的末层铜互连与可控塌陷芯片连接 (C4)之间的界面帽结构的方法。
背景技术：
在半导体器件制造中，在多层结构中，特别是在制造工艺的后面阶段 ("后段制程，，或者"BEOL")中，经常在介质层中嵌入金属线路。通过典 型地称为"远后段制程"或者"FBEOL"的方法制造具有在其上形成的金属 衬垫的末层金属线路(在本领域有时称为终端过孔或者TV层)。衬垫和 金属线路一起提供了从IC芯片到其他系统组件的末层互连。大多数IC芯 片使用铝(Al)来形成互连，但最近，则使用铜(Cu)互连。使用Cu互 连取代A1互连的优点包括较高的电导率(具有较低的电阻)、较低的容 性负栽、较低的功率消耗、较少的串扰、较少的金属层、以及较少的潜在 的制造步骤。
可以通过焊料凸起将包含铜互连的IC芯片电连接到衬底或者其他电 子元件，这通常还称为倒装焊。焊料凸起技术(在本领域中也称为倒装技 术)提供了较高密度和较高性能的连接。焊料凸起技术的实例为可控塌陷 芯片连接(C4)，其中在IC芯片和衬底上提供焊料凸起，并且通过对准 IC芯片与衬底的焊料凸起以及回流焊料以构建连接。在典型的C4连接中， 通过首先在J求限冶金(ball-limiting metallurgy) (BLM)上淀积焊料形成焊 料凸起，该球限冶金形成在位于衬底中的铜互连之上，之后加热焊料高于 其熔化温度，从而使焊料回流到球中。由于表面张力，如此形成的烀料球
的尺寸和形状受到BLZM的尺寸的限制。
然而，焊料凸起中包含的锡(Sn)会扩散到铜互连中，并且其典型地 与Cu反应形成脆的Cu/Sn金属间界面，这会导致铜互连从焊料凸起断开。 为了防止焊料扩散到铜互连中，在焊接凸起与铜互连之间提供至少一个铝 盖帽层。此外，为了防止铜扩散到铝盖帽层中，在铝盖帽层与铜互连之间 提供包含例如氮化钛或氮化钽材料的额外的扩散阻挡层。制造这样的铝盖 帽层和相关的扩散阻挡层包括多个处理步骤，这显著增加了 IC芯片的制 造成本。
因此，需要继续改善末层铜到C4连接中的盖帽结构。优选地，这样 的改善的盖帽结构(1)在末层铜互连与C4焊料凸起之间提供良好的电 连接，(2)消除或减小Sii扩散到铜互连中，以及(3)与常规的基于铝 的盖帽结构相比，可以通过较简单的制造工艺并以较低的成本制造。
发明内容
在一个方面中，本发明涉及一种方法，包括以下步骤 提供半导体器件，所述半导体器件包括嵌入在末层介质层中的末层铜
互连；
形成界面导电帽结构，所述界面导电帽结构选择性地覆盖所述末层铜 互连，其中所述界面导电帽结构包括CoWP、 NiMoP、 MMoB、 NiReP、 NiWP及其组合；
在所述界面导电帽结构和所述末层介质层之上形成第一介质帽层； 在所述笫一介质帽层之上形成至少一个附加的介质帽层； 形成穿过所述第一介质帽层和所述至少一个附加的介质帽层的过孔以 暴露所述界面导电帽结构；
在所述界面导电帽结构之上的所述过孔中形成至少一个球限冶金 (BLM)层；以及
在所述至少一个BLM层之上形成至少一个可控塌陷芯片连接(C4 )。 所述界面导电帽结构优选地包括CoWP层，其厚度为约200A到约 IOOOA，更为优选的厚度为约400A到约500A，以及最为优选的，所述界
面导电帽结构基本上是无铝的。
所述界面导电帽结构被嵌入到所述第一介质帽层中，所述第一介质帽
层优选地包括氮化硅并且厚度为约IOOA到约300A。
此外，所述末层铜互连、所述界面导电帽结构、所述至少一个BLM 层、以及所述至少一个C4连接形成这样的导电通路，所述导电通路延伸 通过所述第一介质帽层和所述至少一个附加的介质帽层。在^^发明的优选 的但不是必须的实施例中，三个附加的介质帽层位于所述第一介质帽层之 上，所述三个附加的介质帽层包括二氧化硅层、氮化硅层、以及光敏聚酰 亚胺层。
可以通过选择性的无电镀敷方法形成所述界面导电帽结构。此外，这 样形成所述过孔通过首先选择性地去除所述至少一个附加的介质帽层的 一部分以暴露所述第一介质帽层，然后选择性地去除所述第一介质帽层的 所i^露的部分，在所述界面导电帽结构处停止。更为优选地，通过预BLM 賊射清洁方法选择性地去除所述第一介质帽层的所述暴露的部分。 在另一方面中，本发明涉及一种方法，包括以下步骤 提供半导体器件，所述半导体器件包括在末层介质层中嵌入的末层铜
互连；
形成界面导电帽结构，所述界面导电帽结构选择性地覆盖所述末层铜 互连；
在所述界面导电帽结构和所述末层介质层之上形成第一介质帽层； 在所述第一介质帽层之上形成至少一个附加的介质帽层； 选择性地去除所述至少一个附加的介质帽层的一部分以暴露所述第一 介质帽层；
进行原位(in situ)溅射清洁处理，所述原位溅射清洁处理选择性地
去除所述笫一介质帽层的所ii^暴露的部分，在所述至少一个附加的介质帽
层处停止；
在所述界面导电帽结构之上形成至少一个球限冶金(BLM)层；以及
在所述至少一个BLM层之上形成至少一个可控塌陷芯片连接(C4)。 通过下列公开和所附权利要求，本发明的其他方面、特征以及优点将 更显而易见。
图l-9是根据本发明的一个实施例的截面视图，示例了用于形成具有 无铝界面导电帽结构的示例性铜到C4连接的处理步骤。
具体实施例方式
在这里整体并入下列美国专利申请作为参考用于所有的目的
在2004年1月22日提交的美国专利申请No.10/707，896 ， "INTEGRATION OF HIGH PERFORMANCE COPPER INDUCTORS WITH BOND PADS,"其在2005年7月28日净皮公开为美国专利申请公开 No.2005/0160575 Al。
为了全面地理解本发明，在下列描述中，阐述了多个具体细节，例如 特定的结构、组件、材料、尺寸、处理步骤以及技术。然而，本领域的普 通技术人员将理解没有这些具体细节也可以实施本发明。在其他情况下， 为了避免模糊本发明，没有详细地描述公知的结构或处理步骤。
应当理解的是，当组件例如层、区域或者衬底被描述为"在另一組件上" 时，其可以直接在其他组件上，或者还可以存在中间组件。相反，当组件 被描述为"直接在另一组件上，，时，便不存在中间组件。还应当理解，当组 件被描述为"被连接，，或者"被耦合"到另一组件时，该组件可以被直接连接 或者耦合到其他组件，或者存在中间組件。相反，当组件净皮描述为"被直接 连接，，或者"被直接耦合，，到另 一组件时，便不存在中间组件。
本发明在末层铜到C4连接中提供了新颖的界面导电盖帽结构。具体 而言，界面导电盖帽结构基本上没有铝，而在传统的末层铜到C4连接中 典型地采用铝来覆盖铜互连。替代地，本发明的界面导电盖帽结构包括通 过选择性无电镀敷形成在铜互连之上的薄CoWP层。以该方式，本发明不
需要铝帽层和相关的扩散阻挡层，因此筒化了末层铜到C4连接的制造工 艺，并显著降低了制造成本。
本发明还在薄CoWP层之上提供了薄介质帽层，以在预BLM溅射清 洁处理时保护CoWP层。在没有^h质帽层时，预BLM賊射清洁处理方法 会去除CoWP层的一部分。薄介质帽层作为牺牲保护层，即薄介质帽层的 一部分被预BLM溅射清洁处理去除而不是CoWP层。薄介质帽层优选地 由氮化珪形成。然而，该薄介质帽层可以由在预BLM溅射清洁处理时保 护CoWP层的任何其他适宜的介质材料来形成。
通过参考附图1-9，将更为详细地描述用于形成本发明的界面导电盖 帽结构的工艺步骤。
注意，在这些图中相同和/或对应的组件由相同的参考标号表示，并且 附图没有按比例绘制。还应注意，在图中仅示出了一个铜互连和一个C4 焊料凸起。虽然示例了这样的实施例，但是本发明并不局限于形成任何特 定数目的铜互连和C4焊料凸起。
首先参考图1，其示出了半导体器件的局部^f见图，该半导体器件包括 在层间介质层10之上形成的末层介质层20。至少一个末层铜互连22嵌入 在末层介质层20中，同时暴露出末层铜互连22的上表面。
层间介质层10包括通常用于形成层间介质的任何适合的介质材料,例 如，二氧化硅、氮化硅以及氮氧化硅等等。也可以采用有机介质，例如聚 芳撑醚、掺杂的珪酸盐以及碳掺杂的氧化物。优选地，层间介质层10包括 二氧化硅，该二氧化硅通过采用基于正硅酸乙酯(TEOS)的化学的化学 气相淀积方法形成。典型地，层间介质层10的厚度范围为约5000A到约 IOOOOA，更为典型地，为约7000A到约9000A。
末层介质层20包括任何适合的介质材料，包括(但不限于)二氧化 硅、氮化硅、氮氧化硅、氟硅玻璃(FSG)等等。优选地，末层介质层20 包含FSG。典型地，末层介质层20的厚度范围为约2000A到约5000A， 更为典型地，为约3000A到约4000A 。
末层铜互连22包括以指派的约lx的最小光刻特征尺寸制造的布线(称为"细线")，并且在这些层之上是以等于约2x和/或约4x的细线的最小宽 度的宽度制造的约2到4个布线层(称为"宽线")。优选地，末层铜互连 22包括宽线。
可以由常规工艺步骤形成末层铜互连22和末层介质层20,该工艺步 骤包括介质淀积、沟槽构图、Cu淀积、以及化学机械抛光(CMP), 可选地，在Cu淀积之前可以在沟槽之上淀积包括TaN或TiN的衬里。
图2示出了薄界面导电帽层30的形成，薄界面导电帽层30选择性地 覆盖铜互连22。薄界面导电帽层30优选地包括可以由选择性无电镀敷容 易地形成的CoWP。通过无电镀敷还可以在铜互连22之上选择性地淀积 其他导电材料，例如NiMoP、 NiMoB、 NiReP以及NiWP，因此在本发明 中还可以使用他们用于形成界面导电帽层30，界面导电帽层30的功能是 防止Sn从C4焊料凸起(将在随后的工艺步骤中形成)扩散到末层铜互连 22并且还可以在末层铜互连22与C4焊料凸起之间提供良好的电连接。
随后，在薄界面导电帽层30与末层介质层20之上形成薄介质帽层32。 薄介质帽层32包括任何适合的介质材料，包括(但不限于)二氧化硅、 氮化硅、氮氧化硅及其组合。优选地，薄介质帽层32包括氮化硅，并且在 随后的预BLM溅射清洁处理期间，薄介质帽层32作为牺牲保护层，从而 在预BLM溅射清洁处理时保护界面导电帽层30。
末层介质层20与薄介质帽层32可以通过任何适合的介质淀积工艺形 成，包括(但不限于)高密度等离子体淀积(HDP)、等离子体增强化 学气相淀积(PECVD)等等。优选地，通过HDP方法形成薄介质帽层32， 其提供了对下层结构的良好保形。
接下来，如图4所示，在薄介质帽层32之上依次淀积附加的介质盖帽 层，该附加的介质盖帽层包括至少二氧化硅层40、氮化硅层50以及光 敏聚酰亚胺层60。 二氧化硅层40优选的厚度为约2500A到约6500A,更 优选地约4000A到约5000A,同时氮化硅层50优选的厚度为约2000A到 约6000A,更优选地为约3500A到约4500A。
如图5所示，在本发明中作为钝化层的光敏聚酰亚胺层60,可以被直接构图和蚀刻以形成接触开口 62，由此暴露氮化硅层50的上表面。近年 来，光敏聚酰亚胺经常用于半导体器件，这是由于光敏聚酰亚胺像光致抗 蚀剂掩模一样可以被构图，并且在构图和蚀刻之后光敏聚酰亚胺可以保留 在淀积其的表面上作为钝化层。典型地，例如通过常规的光致抗蚀剂旋涂 首先淀积聚酰亚胺前体层，接下来的处理步骤包括低温预烘焙和暴露至紫 夕卜(UV)光。被暴露至UV光的部分聚酰亚胺前体是交联的，从而留下的 未曝光区域不是交联的，以定义一组接触开口。在随后的显影期间，未曝 光区域中的未交联的聚酰亚胺前体材料被溶解，从而提供了希望的接触开 口。热固化的最终步骤产生了永久的高质量的钝化层，其由在其上形成有 接触开口的构图的聚酰亚胺构成。
随后"吏用构图的光敏聚酰亚胺层60作为掩模用于选择性地去除氮化 硅层50以及二氧化硅层40的一部分以形成沟槽62，，该沟槽62，暴露了薄 介质盖帽层32的上表面，如图6所示。利用一个或多个干法蚀刻步骤可以 容易地选择性地去除氮化硅层50和二氧化硅层40。可以在本发明中用于 形成沟槽62，的适合的千法蚀刻方法包括(但不限于)反应离子蚀刻 (RIE)、离子束蚀刻、等离子体蚀刻或者激光烧蚀。优选地，采用RIE 技术选择性地去除氮化硅层50和二氧化硅层40的一部分。
接下来，使用其中采用混合有H2的Ar作为清洁剂的'溅射离子刻蚀工 具，在沟槽62，的暴露的表面上进行原位溅射清洁。如图7所示，溅射清 洁去除了薄介质盖帽层32的上部，由此暴露了下面的界面导电帽层30。
图8和图9示出了在沟槽62，之上形成一个或多个BLM层70,接下 来，采用常规C4工艺步骤，在BLM层70之上形成C4焊料球80。
如图9所示，完成的结构包含界面导电盖帽结构，即，夹在末层铜互 连22与BLM层70之间的界面导电盖帽层30。这样的界面导电盖帽结构
且与用于制造常规铝帽层和相关的扩散阻挡层的工艺相比，用于制造本发 明的这样的界面导电盖帽结构的工艺更简单。结果，显著降低了包含本发 明的界面导电盖帽结构的半导体器件的总制造成本。
本发明的末层铜到C4连接结构可以容易地用于各种电子器件，包括 (但不限于)晶体管、二极管、电阻器、电感器、电容器等等。例如， 如美国专利申请No.lO/707，896所述，本发明的末层铜到C4连接结构可以 与电感器集成，在这里并入其全部内容作为参考。可选地，本发明的末层 铜到C4连接结构可以用于其他器件，例如晶体管、二极管、电阻器、电 容器等等而不与任何的电感器耦合。
虽然参考了特定的实施例、特征以及方面描述了本发明，但^JI当认 识到，本发明并不局限于此，而是将本发明的效用延伸至其他修改、变化、 应用以及实施例，因此认为所有这样的其他的修改、变化、应用以及实施 例在本发明的精神与范围之内。
工业适用性
在半导体领域内，更具体而言，在用于这样的半导体的末层铜到C4 连接中的盖帽结构的领域内，本发明具有工业适用性。
权利要求
1.一种方法，包括以下步骤提供半导体器件，所述半导体器件包括嵌入在末层介质层(20)中的末层铜互连；形成界面导电帽结构(30)，所述界面导电帽结构(30)选择性地覆盖所述末层铜互连(22)，其中所述界面导电帽结构(30)包括CoWP、NiMoP、NiMoB、NiReP、NiWP及其组合；在所述界面导电帽结构(30)和所述末层介质层(20)之上形成第一介质帽层(32)；在所述第一介质帽层(32)之上形成至少一个附加的介质帽层；形成通过所述第一介质帽层(32)和所述至少一个附加的介质帽层的过孔以暴露所述界面导电帽结构(30)；在所述界面导电帽结构(30)之上的所述过孔中形成至少一个球限冶金(BLM)层(70)；以及在所述至少一个BLM层之上形成至少一个可控塌陷芯片连接(C4)。
2. 根据权利要求1的方法，其中所述界面导电帽结构(30)基本上是 无铝的。
3. 根据权利要求l的方法，其中所述界面导电帽结构(30)包括厚度 为约200A到约1000^的CoWP层。
4. 根据权利要求1的方法，其中在所述第一介质帽层(32)中嵌入所 述界面导电帽结构(30)。
5. 根据权利要求l的方法，其中所述第一介质帽层(32)包括氮化硅 并且厚度为约100A到约300A。
6. 根据权利要求l的方法，其中所述末层铜互连(22)、所述界面导 电帽结构(30)、所述至少一个BLM层(70)、以及所述至少一个C4 连接形成这样的导电通路，所述导电通路延伸通过所述第一介质帽层(32 ) 和所述至少一个附加的介质帽层。
7. 根据权利要求l的方法，其中在所述第一介质帽层(32)之上形成 至少三个附加的介质帽层，所述至少三个附加的介质帽层包括二氧化硅层、 氮化硅层、以及光敏聚酰亚胺层。
8. 根据权利要求l的方法，其中所述末层铜互连(22)包括宽线。
9. 根据权利要求1的方法，其中所述末层介质层(20)包括氟硅玻璃。
10. 根据权利要求1的方法，其中通过选择性无电镀敷形成所述界面 导电帽结构(30)。
11. 根据权利要求1的方法，其中这样形成所述过孔通过首先选择 性地去除所述至少一个附加的介质帽层的一部分以暴露所述第一介质帽层(32)，然后选择性地去除所述第一介质帽层(32)的所述暴露的部分， 在所述界面导电帽结构(30)处停止。
12. 根据权利要求ll的方法，其中通过预BLM濺射清洁方法选择性 地去除所述第一介质帽层(32)的所述部分。
全文摘要
本发明涉及一种用于制造具有基本上没有铝的末层铜到C4连接的半导体器件的方法。具体而言，所述末层铜到C4连接包括包含CoWP、NiMoP、NiMoB、NiReP、NiWP及其组合的界面帽结构(30)。优选地，所述界面帽结构包括至少一个CoWP层。通过选择性无电镀敷方法可以容易地在末层铜互连(22)之上形成这样的CoWP层。
文档编号H01L21/44GK101361174SQ200780001812
公开日2009年2月4日 申请日期2007年1月16日 优先权日2006年1月18日
发明者D·S·祖潘斯基-尼尔森, T·H·道本斯佩克, W·F·兰德斯 申请人:国际商业机器公司