专利名称：无辅助、低触发电压和高维持电压的scr的制作方法
技术领域：
本发明涉及可^i整流器SCR，更^^地涉及具有可控的觖t电压和维持 电压的SCR。
背景技术：
位于芯片上以防止静电放电损害的保护电路是用于集成电路的必需器件， 特别^Eil;J^Wiy^电路VLSI中常常出现更新、更快、更小的设计。
图i解释了传统的双felSCR保护装置。可以使用标准的MOS制作工艺(由 jt沐"栅极"端)来制造该装置，^E練晶体管通常被标注为寄生的，但是 ^bl这些晶体管提供了保护。通常有从Tl的阳to'ii^L的电阻Rl，和一个从 栅toU阴极的电阻R2。如果栅妙阴极接地，则阳极会电压上升，这不辦随 出现4封可事，除了出现一些小的漏电流，直到该装3^皮击穿。如^^口一个单 独的信号使栅杉l^阴极正向偏置，T2将导通并且M导通Tl，并且该装置从 阳船)J阴极出现低阻抗而敝。但是，^^供该单独的信号将更有利。
如果^19^i緣断开，且阳极的电压VA上升，VB接地，则VA将ii^M (或iSti^匕回(snap- back))电压电平VAB，这#^产生如图2所示的负阻抗 i5ti^兆回曲线。VA降到维持电压VH。当到达VAB时，Tl或T2击穿并且另 一个导通。网^t^是指)lfc^该装置，Tl和T2从阳to'J阴极出现低P錄而导 通。该情;財时候^l皮"i誠"闩锁"。典型地限制该电流，这样该闩锁通常不具 有破糾生。
已知的问题持续iW在于 W技术的电路中。例如，对于i^接电源干线的 SCR，如果该电源干线电压高于SCR的维持电压，那么当^A ESD (静电放 电)辨时，SCR导通，但是当该辨结束，SCR仍然4^P导通。某些已知的 SCR导通的电压太高而不能完全保护那些低电压IC(集成电路)，例如使用3.3V 或1.8V电源的电路。
开发的典型模型是对ESD夢fr测量和分类。峰值电压大约运行在+Z-2kV到16kV之间。这些模型中的一些是HBM(人^M^型)；MM( Wfej^型)；CDM (充电设备模型)；以及IEC(国际电子技絲员会)模型。对于这些模型，ESD f^所用时间大约在少于10纳秒的上升时间和衰减时间到大约10 M么长的
不管它们的局限性，对于这样的保护来说，SCR是电子器件的优选，iL^ 现有技术中也有许多的实例。这些现有技术有Chen等人的U.S.专利号 6,172,404 (，404)，授权于1/9/2001; Ker等人的U.S.专利号7,071,528 (，528)， 授权于7/4/2006; Salcedo等人的U.S.专利Z/Hf号2005/0151160 (，160 )，公开于 7/14/2005;以及Salcedo等人的U.S.专利公开号2006/0151836 ('836),公开于 7/13/2006。
专利'404没有记tt发电压(阳to'j阴极)的值，而该^^发明中为具 体的^L itb^卜，专利'404没有提出本发明中有的^^电压辆目对高的维持 电压。
专利，528结合引入了一个三端装置，^*有相当于提*图1中栅极端的 单3虫的触^^f言号。本发明没有提出三端装置。
与本发明+8V的触发电^目比，公开文献'160和'836分别没有提出低于 +13V或+15V的触发电压。
发明内容
本发明提供了具有低电压触发电平和相对高的维持电压的两端保护SCR
装置，其适合于^^ic电路，特别是保护^a电源干线和低电压电路免于遭受
ESD^fr损害。作为示例，触发电压可低至8V,且维持电压可调整或设置为大 约5￥到7.5￥的值。
作为示例，与HL^"技术的装置相比，本发明务沐实施方式的位置、大小和 处理步ma供了低触发电压和高维持电压。本发明的一个具体实施方式
提供了 具有建^N卦邻接的P阱上的阳妙阴极的保护性SCR。N ,P阱都形 成于N型外^&上，N型夕卜^建iL^ p型衬;Ui。
N P阱而形成 ESD结构，这里ESD结构比N阱具有较高的n型#密度。在P阱中在与ESD 结构4躺距离Ll处形成PLDD结构。该PLDD结构具有高于P阱的M水平。 D5的N+结构形成于ESD结构中，且该N+结构具有比ESD结构高的n型M密度。P+结构形成于PLDD结构中，且该P+结构具有比PLDD结构高 的p型#^密度。N+结构的ii^位于与P+结构最近的ii^^J距离LX处，这 里Ll和LX之间的差值部*确定了保护性SCR的击穿电压和,电压。
当L1为零时，保护性SCR的觖t电压大约为8V。 *#J^t，特别是N十 结构的^l^t变D5，可改变以将保护性SCR的维持电压调整或设置为大约5V 到7,5V，同时该敞&电压大约^#为常数。
处狄的"结掛，的详细构造包括单片生长、扩散、^^P、、；认、^A等。 这些技术以A/斤需的掩模和蚀刻等影印步^P是;^4页域熟知的。
4^页域技术人员可以理解的是，尽管下面详细的描述将参考示例性实施方 式、附图和使用的方法，^^发明并不受限于这些M实施方式和方法的使用。 更合适的，本发明具有宽广的范围且仅由所附权利要求中的阐i^斤限定。
本发明下面的描述参考附图，其中
图1为tt技术的SCR原理图2为图1中:W技术装置的特性曲线图3A为解^^^发明的IC的4黄戴面浮见图3B为本发明示例性絲实施方式的尺寸&
图3C为为了进一步示例图3B表中M实施方式的一个条目的尺寸表； 图3D为示例性絲水平表
图4为图3B表中示例'^^置的击穿和维持电压的曲线图； 图5为图3B和图4中示例'f錄置的一些尺寸和^^; 图6为图3C表中示例性装置的击穿和维持电压的曲线图； 图7为图3C和图6中示例'^^置的一些尺寸和^fc^。
M实施方式
上述附图和jH^h的文字公开了一个用于SCR型电路的两终端结构(没有外 部的触发器)，其触发电压低18V。 jth^卜，其维持电压可在5￥到7.5￥之间调 整，同时##)1^电压1^上为常数。也^l:说，,电压可以在+ 5V到+ 7.5V 之间i议同时敝电压##在大约+ 8V。在图3A中，保护'錄置的横截面图显示了^LPNP2和NPN4晶体管大 ;fl^斤在的位置。虽然在图3A中，PNP 2和NPN 4的布置与图1中的原理图相 似，但是在结构、尺寸和相对掺杂水平上的差异提供了不同的有利棒l"生。在下 面的描述中，尺寸、縣水平和使用的材料、元件的相对位置，以M果I^: 和特性是示例性的。4^页域技权员能够通錄似门自己的技术中采用这些描 述的棒性来制i^MM本发明。典型的掺杂材料包括砷、磷、硼等^LM页域技 ^A员已知的组合物。
在图3A中，标识为"N十/NLDD"的N阱10形成了本发明示例中阳极8的 部分。这些字母指的是一个叠层，扭个叠层中， 一个高掺杂水平N+錄于 NLDD( N型轻#^漏极)上,该NLDD具有N+层1/100的M密度。N+/NLDD 层10和P+/PLDD层14的;m 6大约为0.14pm。标识为"P+ZPLDD"的发4^L (EMITTER) 14形成阳极8的另4分。如前面所述，这些字母指的是一个 高M水平。P+a于PLDD (P型轻掺杂漏极)上，^杂的差异同样大约 为1/100。
ESD区域18处于桥接N阱12和P阱30的位置，且N+层16表示一个高 掺杂的N型区域，其形成于絲水平稍低(1/10)的ESD区域18。 N+层16的 横向尺寸D5在3到最多8nm之间歧，且^##N阱、P阱结。N+层16与 高#^的P+层20距离Lx， P+层20形成于稍低(1/10)的PLDD区域21。示 例寸生地，ESD区域18和PLDD区域21的深度大约为0.19nm。在这个实施方 式中，距离Lx示例小她大约为化m，且包括距离Ln、空隙22和距离Lp。这 些距离Lx、 Ln、 Lp和D5可^^择以确定保护'^^置的触发电压和维持电压。
阴极24上的叠层包括N+/ESD结构26和P+/PLDD结构28。这些叠层结 构与上面描iiit的用于阳极的那些相似。
Lx区域的场氧^l^#皮移除iL^^于4^>^化工艺的^^ Iri^4^^所IMJC。 PLDD掩^l月N+延伸，且ESD掩^l月P+区^M4伸。当这两个掩模(ESD 18 和PLDD 21)非常接i^r^触时，ESD/PLDD结取^^者代替N+ZP+阱结17 (图3A)，并且变为占优势的F雄结。由于ESD/PLDD结的終区域的tt小 于N+ZP+阱结17，由J:沐以一个较小的反向电压击穿。ESD/PLDD结的击穿电 压M发明的SCR (SCR与SCR结构可^JL^f吏用)的触发电压，^fcf经 示在随后的附图和表中。；U可距离Ln和Lp控制这些掩樹目互接近to匕的私变，以及它们接触的距离为Lx=Ln+Lp。所示的一些^t絲于示例'f錄置的狄 (该维"交于图3A中的截面视图的平面)，该t变大约为100nm。
仍然参考图3A,当&'j触发电压，P雄结经历雪崩击穿，NPN/PNP棘 晶体管(图中所示)由于^L上的正向偏置而导通，这是由于，寄生阻抗Rn ,Rp阱的电压降所致。NPN和PNP的结构形成正反馈电路，Mit^发明 SCR。对于图3A，虽然增加L和剮氐D3和D8贿錄，但是维持电压(当 SCR导通时^^其的电压)主要还是通过增加D5而增加。通过^^这些l^t， 十5V和高于+5V的维持电压可被设计或调整到SCR中。该电平很重要，狄由 于如果被保护的电路具有+5V的供电电压，SCR的维持电压必需大于+5V以确 保当ESD暂态(其触发SCR)消失时SCR关断。
图3B是本发明示例性实施方式的尺寸表。可以看到，从条目50到条目56， Ln和Lp的尺寸tt。图4的^it^图5的棒f生涉及图犯表中的胁实施例。
图3C为图3B表中示例性实施方式54条的尺寸表。i^E，对于所有的条 目70、 72、 74和76， Lx=Ln+Lp,但是05的尺寸 。图6的^it^图7的 特性涉及图3C表中的M实施例。
请注意，图4和6中所示的4i^过传输线脉冲(TLP) I/V (电压/电流) 产生，正如;^4页域技^A员所知的那样。
图4和5 i示例了在j恭持Lx在lpm时，改变Ln和Lp的相对尺寸所产 生的影响。轨迹40示例了纟 本发明制作的四个两终端^^'^^置的一般特性。 这四个装置具有大约7V到大约14V的触发电压和大约5V到7V的维持电压。 轨逸44示例了在大约1A的电流和15V的触发电压的小区域42范围内中的轨 迹40。驗46示出了相反的棒f生，纽没有讨论，但是如果ESD辨包括显 著的过沖、振动和高的反向电压，M46是恰当的。
图5的表描述了四个装置，il￡ Ln和Lp相对于Lx的距离产生了具有显 著差异的ESD保护寸i^置。曲线图44中被标注为50的勒迹指的是用于图5中 被标注为50的装置的触发电压和维持电压。^il里，Ln和Lp为0 Jii发电压 VT为14.24 V，以及维持电压VH为6.50 V。装置52中Lx为lpm且Ln和 Lp为0.3jim， VT为13.4V且VH为6.15 V。装置54中Ln和Lp为0.5fim且 相互接触，VT为8.6 V且VH为5.01 V。装置56中Ln和Lp为0.8nm Jbf目互 叠合，VT为4.78 V且VH为7.16 V,但是漏电流58以一个数量级增长。在图5中，用于每个装置的电流密度^lt79可高于60mA^m。 N+ 16和 P+20 (从图3A看)的接近区域，物SA寸和它们的M水平提供了增长的电 流密度79。当狄(同样是与图3A的二维图正交的装置维度)为lOOjim时， 在装置中60mA/nm的电流密;H絲该装置肯狄理6A的电流。^^发明的某 些实施方式中，该6A可变4M; HBM ESD保护的大约9kV。
因此，这里所示的用于这些SCR实施例的第二击穿&改电流全都高于6A, i!4示保护免受ESD亊降的高压电平(kV)的损害。同时，漏电流也低(10 纳安培)。导通舰的斜率与这些# 全无关，魏些装置以軒旨(one finger) 技术(参考iify;^f的文献中的贿技术的装置)制造。多指(multi-finger) 技术设计，导通阻絲更低(,。
图6和7示例了图5中装置54的附加特性。图6和7的四个实施例中Ln 和Lp为0.5fim,以及LX为l.Onm。也tt^说,ESD结构18的边^t^触了 PLDD 21的錄。^4意#1己为60和来自于图7表中的触发电压全都为常数8.6 V, 同时VH是不同的。i^EVH在+5.01V到+7.46V之间调整，崎D5(图3A的 条目16的斗躺￡>1)从3.2^ 到8.0nm M。如上所述，歧D5、 L、 D3和 D8影响VH，但是HD5M导作用。在具体应用中，启发式的方法可^JD 来调整或设计VH。
正如所示，增加的D5可增加装置的"导通"阻抗，狄因为电^2^圣会变得 更长。i^l向于^^置降级，^aAjE如上面所M的，多指设计将解决这个局 限性。
;M页域技术人员可以理解，虽然参考详细说明的示例性实施方式、附图和 佳月的方法而进行上面详细的描述，但沐发明并不受限于这些M实施方式和 方法的使用。更合适的，本发明具有广泛的范围。
权利要求
1. 一种保护性装置包括N阱(12)和邻接的P阱(30)；第一p型结构(14)，形成于所述N阱中，该第一p型结构提供了PNP双极晶体管的发射极，所述N阱提供了基极且所述P阱提供了集电极，其中所述发射极和所述基极一起形成该保护性装置的阳极；第一n型结构(26)，形成于所述P阱中，该第一n型结构提供了NPN双极晶体管的发射极，所述P阱提供了基极且所述N阱提供了集电极，其中所述发射极和所述基极一起形成该保护性装置的阴极；ESD结构(18)，桥接所述N阱和所述P阱而形成，该ESD结构具有高于所述N阱的n型掺杂密度；PLDD结构(21)，在P阱中与ESD结构(18)横向距离为L1处形成，该PLDD结构具有高于所述P阱的掺杂水平；N+结构(16)，形成于所述ESD结构中，该N+结构(16)具有比所述ESD结构(18)高的n型掺杂密度；P+结构(20)，形成于PLDD结构中，该P+结构(20)具有比所述PLDD结构高的掺杂密度，其中N+结构(16)的边缘与P+结构(20)最近的边缘的横向距离为LX；其中L1和LX之间的差值部分地确定了该保护性装置的击穿电压和维持电压。
2、 权利要求l中的保护装置，其中L1为零，其中用于谢錄'^^置的 触发电压大约为常数。
3、 权利要求l中的保护装置，其中第一p型结构(14)，即所述PNP 晶体管的所iiiL4W,包括含有形成于PLDD结构中的P+结构的笫一叠层，并 且第一 n型结构(26),即所述NPN晶体管的所^L^射玟，包括含有形成于ESD 结构中的N+结构的第二叠层。
4、 权利要求中的保护装置，其中N+结构(16) P艮定了横向尺寸D5， 其中当尺寸L1大约为零时，该保护4i^置的维持电压受控i^J尺寸D5。
5、 权利要求1中的保护装置，其中当该保护装置被触发时从阳极到阴极的电流密;l可大于大约60mA/nm。
6、 一种用于保护电路的方法，该方法包^to下步骤 形成N阱(12)和々峰的P阱(30);在所述N阱中形成第一 p型结构(14 )，该第一 p型结构提供了 PNP ^ai晶体管的发練，所述N阱提供了^JIi斤述P阱提供了集电极，其中所 il^^^l^l""^形成该保护'^^置的阳枕在所述P阱中形成第一 n型结构(26 )，该第一 n型结构提供了 NPN *晶体管的发4 ,所述P阱提供了^U^斤述N阱提供了集电极，其中所 iij^4^ii^""^形成该保护'^^置的阴极；桥接所迷N阱(12)和P阱(30)形成ESD结构(18 )，该ESD结构 (18)具有高于所述N阱的n型掺杂密度；在所述P阱中与ESD结构(18 )f躺距离为Ll处形成PLDD结构(21 )， 该PLDD结构(21)具有高于所述P阱的M水平；在所述ESD结构(18 )中形成N+结构(16 )，该N+结构(16)具有比 所述ESD结构(18 )高的ii型掺杂密度；在PLDD结构(21)中形成P+结构(20 )，该P+结构(20 )具有比该 PLDD结构高的M密度，其中所述N+结构的ii^与所述P+结构最近的ii^ 4躺距离为LX，其中Ll和LX之间的差值部^k^角定了该保护'f錄置的击穿 电压和维持电压。
7、 ；M'J要求6的方法，进一步包括在当躺距离Ll大约为零时，通収 变N+结构(16)的^i^尺寸D5来检制该保护寸錄置的维持电压。
8、 一种保护性SCR，其限定了阳极和阴极，该保护性SCR建立在N阱 和々峰的P阱上，该4呆护性SCR包括ESD结构(18 )，桥接所述N阱和所述P阱而形成，该ESD结构具有高 于所述N阱的n型榜^杂密度；PLDD结构(21 ),在所述P阱中与第二n型结构冲躺距离为Ll处形成，， 该PLDD结构具有高于所述P阱的^水平；N+结构(16),形成于ESD结构(18)中，该N+结构具有比所述ESD 结构高的n型M密度；P+结构(20 )，形成于PLDD (21)结构中，该P+结构(20 )具有比所述PLDD结构(21)高的p型M密度，其中所述n型结构的ii^与所述p型 结构最近的錄的躺距离为LX;其中Ll和LX之间的差值部*确定了该保护性SCR的击穿电压和 维持电压。
9、 权利要求8的SCR，其中L1为零。
10、 权利要求8的SCR，其中该PLDD的M剂量和NLDD的掺杂剂量 都大约为4.00 E+13，该N+^杂剂量大约为1.14 E+15,并且该？4#杂剂量大 约为9.00 E+14。
全文摘要
本发明公开了一种保护性SCR集成电路装置，其建立在邻接的N阱和P阱上且限定了阳极和阴极。除阳极和阴极的接触结构之外，该装置具有桥接于该N阱和该P阱的n型叠层(N+/ESD)结构，以及在该P阱中的p型叠层(P+/PLDD)结构。n型叠层结构和p型叠层结构的分离提供了低触发电压，其与其他物理尺寸和处理参数一起提供了相对高的维持电压。在具体实施方式
中，触发电压可为大约8V，同时表明维持电压可通过该n型叠层的横向尺寸控制为大约5-7V。
文档编号H01L29/74GK101286510SQ20081010927
公开日2008年10月15日 申请日期2008年4月10日 优先权日2007年4月11日
发明者D·洛宾逊-哈赫, J·R·蔡平, 楼立芳 申请人:快捷半导体有限公司