专利名称：高速存储器封装的制作方法
技术领域：
此处的公开涉及多层半导体封装，且更具体地涉及存储器封装，该封装包括限 定穿过其中的窗的传导层。
背景技术：
半导体封装是容纳一个和多个半导体管芯的密封。半导体管芯典型地是单片正 方形或矩形的半导体材料，并且在其中已形成多种微电子电路。存储器封装用于既防止 其中包含的管芯受到物理的或环境的损坏又将管芯物理地电连接到印刷电路板(PCB)。最近，对存储器封装中较高速信号的要求需要封装中的地平面屏蔽线路。但 是，管芯和PCB之间的互连越长，阻抗越高，这会导致信号完整性的问题，尤其对于高 速信号。已开发出倒装芯片封装以提供短的电互连长度，但是传统的倒装芯片封装使用 贵的、厚的积层衬底层以提供机械稳定性和高密度信号路由。这些封装设计和制造很复杂。
发明内容
因此希望提供接地的、电磁屏蔽的封装，其薄且具有短的电互连长度，而不损 失封装的机械强度。
为了更好地理解本发明的本质和目的，应结合附图参考下面的详细说明，其 中，图1是根据一个示范性实施例的半导体封装的横截面视图；图2是沿图1的线II-II的视图；图3是沿图1的线III-III的视图；图4是沿图1的线IV-IV的视图；图5是沿图1的线V-V的视图；以及图6是根据一个示范性实施例的半导体封装的分解立体图。在所有的视图中，相同标号代表相同或相似组件。
具体实施例方式下面说明的示范性实施例通过提供具有管芯、电介质层、电路径和传导层的多 层半导体封装解决现有技术的问题。该管芯包括电连接器。电介质层包括电介质层第一 侧面以及相对的电介质层第二侧面。电路径从所述电介质层第一侧面延伸穿过所述电介 质层到所述电介质层第二侧面。传导层布置在管芯与电介质层第一侧面之间。传导层限 定穿过其中的窗使电连接器电耦合到电路径而不接触传导层。在一些实施例中，传导层可导电和/或导热，用作机械增强构件、地平面、电源平面或电磁屏蔽。图1所示为半导体封装100的示范性实施例。在一些实施例中，半导体封装100 包括电介质层40、可选通路层50、传导层30、管芯10以及可选底部填充层20。封装 100还可包括更多或更少的层。电介质层40具有相对的第一侧面和第二侧面。电介质层 40可由任何合适的材料制成，如，不限于，聚酰亚胺(polyimide)、液晶聚合物(LCP)、 或基于环氧树脂的复合物，如阻燃剂4(FR_4)或BT。多个电路径44，如通孔，从电介质层第一侧面延伸穿过电介质层到电介质层第 二侧面。多个电连接器60a，如焊料块或焊料球，布置在电介质层第二侧面附近。总之， 电连接器60a中的每一个都电耦合到电路径44中的不同的一个。管芯10电耦合到电连 接器60a。传导层30布置在电介质层40与管芯10之间，以及在一些实施例中，形成在 电介质层第二侧面上。传导层30限定穿过其中的一个或多个窗32使电连接器60a电耦 合到电路径44而不接触传导层30，S卩，与传导层30无物理的或电接触。电连接器60a 典型地在封装组装之前置于存储器管芯10中。例如，当使用焊料球或焊料块时，此工艺 被称作凸块工艺。可选的底部填充层20形成在管芯10与传导层30之间。底部填充层20由电介 质材料制成，如环氧材料等。可选通路层50形成在电介质层第一侧面。通路层50的通路56(图5)将电路径 44电耦合到其他电连接器60a。在一些实施例中，电介质层40和通路层50—起组成软 带，如，不限于，铜/聚酰亚胺带。软带可具有一个和两个金属层以及金属层上的焊料 掩膜。在一些实施例中，封装100配置成通过一个和更多的第二电连接器60b，如焊料 球/焊料块，电连接到印刷电路板(PCB)(未示出)。第二电连接器60b典型地在封装组 装过程的结束处置于通路层50，以及可形成球栅阵列(BGA)等。在一些实施例中，半导体管芯10是存储器管芯，如随机存取存储器(RAM)管 芯。在这些实施例中，RAM管芯可以是，不限于，动态随机存取存储器(DRAM)、双 倍数据速率RAM(DDR)、DDR2、DDRn> Rambus XDRDRAM或图形存储器，如，不限 于，图形DDR(GDDR)、GDDR2、GDDRn或者使用多层衬底的任何其它高速DRAM。图2所示为从图1的线II-II来看，半导体管芯10的底部。管芯的输入和管芯 的输出可电耦合到电接触，如焊盘(pad)12。这些电接触配置为电耦合到电接触器60a。 在一些实施例中，电接触排列为一行，如图2所示。图3所示为从图1的线III-III来看，传导层30的顶部。传导层30限定一个或 更多窗32，其完全延伸穿过传导层，即从传导层的一个基本平的侧面到另一侧面。应该 理解本发明不限于任何特定数量的窗32。实际上，下面说明的图6示出了具有3个窗32 的实施例。每个窗32尺寸设置为使得在管芯10与电路径44之间形成电路径，而电接触 器60a(或电路径44)与传导层30没有物理接触。换句话说，每个窗32设置为使得从电 接触器60b到管芯10的电路径与传导层30电隔离。例如，在一些实施例中，如图所示， 电接触器60a沿着窗的长度布置为至少一行。电接触器60a比每个窗32窄，使得与窗32 的边沿物理地电隔离，且因此与传导层30隔离。因此，电接触器60a永远不会接触窗32 的侧面。在一些实施例中，每个窗32基本是矩形，且长度约为5mm到15mm之间，以及宽度约为0.10mm到3.0mm之间。在一些实施例中，管芯10上的焊盘12以及穿过电介质层40的电路径44沿着窗 32的长度布置为一行或多行。这保证焊盘12和电路径44也与传导层30物理地电隔离。在一些实施例中，传导层30是金属箔，如FeNi36 (不胀钢)、Cu和/或Cu-不 胀钢-Cu，或合金42材料。在一些实施例中，传导层30的厚度约为5微米到150微米 之间。在一些实施例中，传导层30用任何合适的技术形成在电介质层30上。图4是从图1的线IV-IV来看，贯穿电介质层40的横截面视图。如上所述， 电路径44可以是电和机械地连接到电接触60b和通路层50的导电通孔(图1)。在 一些实施例中，每个通孔形成穿过电介质层40的导电路径。在一些实施例中，通孔 直径约为25μιη-250μιη。在一些实施例中，如图所示，通孔基本是截头圆锥体的 (frusto-conical),即靠近管芯10的直径大于靠近通路层50的直径，且直径逐渐变细。可 替换地，通孔可以是圆柱形的等等。每个通孔可包括使用若干技术形成的中心或“钻孔”部分。例如，且不限于， 导通孔(viahole)可使用多种机械钻孔、激光钻孔或光刻技术形成。当导通孔在各种层中 形成之后，一种或多种导电材料，如铜等，沉积在导通孔中。导电材料可完全填满导通 孔，如标号44(2)所示，或者导电材料仅镀在导通孔的壁，在导电材料中留出空间，如 标号44(1)所示。在导电材料仅镀在导通孔的情况下，通孔中的空间可用各种电介质材 料填充，或保持中空。使用多种不同技术，包括镀或者膏填充，导电材料可涂在或沉积 在导通孔中。在一些实施例中，例如使用光刻技术，通孔可形成为实心的。图5所示为从图1的线V-V来看，穿过通路层50的视图。在一些实施例中， 通路层50包括电连接到第一焊盘54(1)的导电通路56，第一焊盘54(1)与电路径44对准 且耦合到电路径44。导电通路56还电连接到第二焊盘54(2)，后者配置为并且尺寸设置 为机械地电连接到电连接器60b(图1)。通路56可使用光刻、激光蚀刻或任何其它合适 的方法形成，且可由各种导电材料(如铜等)组成。在一些实施例中，其中传导层30用作地平面或电源平面，如将在下面说明的， 传导层30通过电路径44穿过电介质层、通路层和电连接器60b可电连接到PCB (未示 出)。传导层30与PCB(未示出)之间的这些电连接可包括任何适当的导电元件，如， 不限于，类似于如上所述的通孔、通路和焊料球/焊料块的组合。不管其成分如何，这 些电互连路径与将管芯10连接到PCB(未示出)的电互连路径物理地电隔离。图6是根据另一个示范性实施例的半导体封装的分解立体图。半导体封装包括 许多与上述一样的结构，包括半导体管芯110、传导层130、电介质层140以及通路层 150。但是，在这个实施例中，传导层包括3个窗132，其配置为并且尺寸设置为用于在 其中接收至少4行焊料球或焊料块160a。在制造管芯110时，焊料球或焊料块160a可机械地电耦合到管芯110下侧上的 接触垫112。例如，如果半导体封装是倒装芯片，或者可控坍塌芯片连接(C4)存储器封 装，其可包括或不包括任何引线键合，在最后的晶片处理步骤中，焊料块沉积在芯片垫 112 上。在封装组装期间，通路层150和传导层130可形成在电介质层140的相对侧面 上。焊料球或焊料块160b然后可形成在通路层150上。应注意，虽然为了简明，说明了 2金属层组装，在一些实施例中，可使用任何数量的金属层。例如，电介质层140可 用多个交替的电介质和传导层替代。管芯110然后在封装的剩余部分上方对准，使得焊料球或焊料块160a穿过传导 层130的窗132而不接触传导层130。焊料球或焊料块160a然后机械地电耦合到通孔 144，如通过回流焊工艺等。在其它实施例中，焊料球或焊料块160a穿过且直接机械地 电连接到通孔144，如连接到上述锥形的侧壁。底部填充层(类似于图1中的层20)然后可形成在传导层30和管芯10之间，这 将覆盖管芯的侧面，类似于密封工艺。传导层130可设计为具有任何所需的特征。例如，在设计封装时可选择传导层 30的材料和厚度，以及窗132的尺寸、形状和放置。传导层130可设计为用作地平面、 电源平面、机械加强构件、电磁屏蔽平面和/或热导体以帮助冷却封装。传导层还可用 于降低噪声。一旦组装完，管芯110上的焊盘112电耦合到焊料球或焊料块160a，而焊料球或 焊料块160a电耦合到通孔144，通孔144电耦合到通路层150，通路层150连接到焊料球 或焊料块(类似于图1中的60b)，其则用于将封装耦合到PCB (未示出)。因此，在一 些实施例中，电路径形成在管芯110和PCB(未示出)之间。因此，每个电路径延伸穿 过传导层130的厚度，但是与它物理地和/或电隔离。上述说明给出多种实现和实施例。所述实现和实施例包含所附权利要求中所述 的各种元件和/或操作。实现和实施例是结合特性说明的以满足规定的要求。但是，说 明本身并非要限制本专利的范围。而且，发明者设想到所要求保护的发明也可用其它方 式实现(结合其它现有的或未来的技术)，以包括不同元件和/或操作或者与本文档所述 的类似的元件和/或操作的组合。
权利要求
1. 一种多层存储器封装，包括 管芯，具有电连接器；电介质层，包括电介质层第一侧面以及相对的电介质层第二侧面； 电路径，从所述电介质层第一侧面延伸穿过所述电介质层到所述电介质层第二侧传导层，布置在所述管芯与所述电介质层第一侧面之间，其中所述传导层限定穿过 其中的窗使电连接器电耦合到所述电路径而不接触所述传导层。
2.根据权利要求1所述的封装，其中所述电连接器是到所述管芯的输入或输出连接。
3.根据权利要求1所述的封装，其中所述电连接器是接触垫。
4.根据权利要求1所述的封装，还包括附加的电连接器，将所述电连接器电耦合到所 述电路径。
5.根据权利要求4所述的封装，其中所述附加的电连接器是焊料球或焊料块。
6.根据权利要求1所述的封装，其中所述管芯具有多个电连接器，每一个通过所述电 介质层连接到不同的电路径。
7.根据权利要求1所述的封装，其中所述传导层是导电的。
8.根据权利要求1所述的封装，其中所述传导层是导热的。
9.根据权利要求1所述的封装，其中所述传导层用作机械加强构件。
10.根据权利要求1所述的封装，其中所述传导层是箔层。
11.根据权利要求1所述的封装，其中所述传导层由从下列组中选择的材料制成合 金42，FeNi36(不胀钢)，Cu禾口 Cu-不胀钢-Cu。
12.根据权利要求1所述的封装，其中所述传导层配置为作为地平面。
13.根据权利要求1所述的封装，其中所述传导层配置为作为电源平面。
14.根据权利要求1所述的封装，其中所述窗基本布置在所述传导层的中央。
15.根据权利要求1所述的封装，其中所述窗包括约为5mm到15mm的长度，以及约 为0.10mm到3.0mm的宽度，以及所述传导层包括约为5微米到150微米的厚度。
16.根据权利要求1所述的封装，其中所述窗包括基本为矩形的形状。
17.根据权利要求16所述的封装，其中所述管芯具有沿着窗长度布置的行中的多个电 连接器。
18.根据权利要求1所述的封装，还包括耦合到所述电介质层第二侧面的通路层。
19.根据权利要求18所述的封装，其中所述电路径包括延伸穿过所述电介质层的通孔。
20.根据权利要求1所述的封装，还包括附加层。
21.根据权利要求20所述的封装，其中所述电路径包括一个或多个通路，布置在所述 封装的至少一层上或其中。
22.根据权利要求1所述的封装，还包括在所述电介质层的第二侧面耦合到所述电路 径的焊料球。
23.根据权利要求1所述的封装，其中所述电介质层是软带。
24.根据权利要求1所述的封装，其中所述电介质层由从下列组中选择的材料制成， 该组包括聚酰亚胺、液晶聚合物、基于FR-4环氧树脂的玻璃纤维复合物，以及基于BT的复合物。
25.根据权利要求1所述的封装，还包括在所述管芯和所述传导层之间的底部填充层。
26.—种半导体封装，包括电介质层，包括电介质层第一侧面以及相对的电介质层第二侧面； 多个电路径，从所述电介质层第一侧面延伸穿过所述电介质层到所述电介质层第二 侧面；多个电连接器，布置在所述电介质层第二侧面，其中每个所述电连接器电耦合到所 述电路径中的不同的一个；管芯，电耦合到所述电连接器；以及传导层，布置在所述电介质层第二侧面与所述管芯之间，其中所述传导层限定穿过 其中的窗使所述电连接器电耦合到所述电路径而不接触所述传导层。
27.根据权利要求26所述的封装，还包括在所述管芯和所述传导层之间的底部填充层。
28.根据权利要求26所述的封装，其中所述电连接器是焊料球。
29.根据权利要求28所述的封装，还包括在所述电介质层第一侧面的通路层，其中所 述通路层电耦合到所述电路径。
30.根据权利要求29所述的封装，还包括耦合到所述通路层的附加的焊料球。
31.根据权利要求26所述的封装，其中所述多个电路径是穿过所述电介质层的通孔。
32.—种半导体封装，包括非传导层，包括第一侧面和相对的第二侧面；多个第一装置，用于导电，所述第一装置从所述第一侧面延伸穿过所述非传导层到 所述第二侧面；多个第二装置，布置在所述第二侧面用于导电，其中每个所述第二装置电耦合到所 述第一装置中的不同的一个；半导体器件，电耦合到所述第二装置；以及传导层，布置在所述第二侧面与所述半导体器件之间，其中所述传导层提供装置使 所述第二装置电耦合到所述第一装置而不接触所述传导层。
33.—种系统，包括一个或多个半导体封装，每个封装包括电介质层，包括电介质层第一侧面以及相对的电介质层第二侧面；多个通孔，从所述电介质层第一侧面延伸穿过所述电介质层到所述电介质层第二侧多个焊料球，布置在所述电介质层第二侧面，其中每个所述焊料球电耦合到所述通 孔中的不同的一个；管芯，电耦合到所述焊料球；传导层，布置在所述电介质层第二侧面与所述管芯之间，其中所述传导层限定穿过 其中的窗使所述焊料球电耦合到所述通孔而不接触所述传导层； 底部填充层，在所述管芯和所述传导层之间；以及通路层，耦合到所述电介质层第一侧面，其中所述通路层电耦合到所述通孔。
全文摘要
半导体封装包括电介质层、通路层、传导层、管芯和底部填充层。所述电介质层具有第一侧面以及相对的电介质层第二侧面。多个通孔从所述电介质层第一侧面延伸穿过所述电介质层到所述电介质层第二侧面。多个焊料球布置在所述电介质层第二侧面上。每个所述焊料球电耦合到通孔中的不同的一个。所述管芯电耦合到所述焊料球。所述传导层布置在所述电介质层第二侧面和所述管芯之间。所述传导层限定其中的窗使所述焊料球不接触(即无物理或电接触)所述传导层电耦合到所述通孔。底部填充层形成在所述管芯和所述传导层之间，而所述通路层形成在所述电介质层第一侧面。通路层的通路将所述通孔电耦合到其它焊料球。
文档编号H01L23/60GK102017137SQ200880005549
公开日2011年4月13日 申请日期2008年2月20日 优先权日2007年2月21日
发明者M·李 申请人:拉姆伯斯公司