具有导线架式整合电感的半导体功率组件封装的制作方法

专利名称：具有导线架式整合电感的半导体功率组件封装的制作方法
具有导线架式整合电感的半导体功率组件封装本发明的背景 技术领域 本发明是有关一种半导体功率组件，特别是指一种具有导线架式整合电感的半导 体功率组件封装。
背景技术：
众所皆知在架构一功率转换电路时，印刷电路板上包含有一分立电感(discrete inductor)。举例来说，研诺逻辑科技有限公司的IMHz 400mA降压转换器(Analogic TECH IMHz 400mA Step-Down Converter,AATl 143)需要使用分立电感。在这个方式下架构的功 率转换器会有较高组成零件成本的缺点并且需要更大的印刷电路板空间。将分立电感与功率集成电路(ICs)及其它组成零件共封装的方式也是众所 皆知的。举例来说，美国加利福尼亚州城市苗必达(Milpitas，CA)的凌力尔特公司 (Linear Technology Corporation)的 LTM 4600DC/DC 功率转换器包含有一位于一 15mmX 15mmX2. 8mm封装内的内建电感。这大的封装尺寸说明了寻找到一足够小尺寸的的 分立电感来与功率IC共同封装是一件艰巨的事，然而，具有大电感(inductance)、小DC电 阻与大额定电流(rated current)才可符合功率转换需求。更者，使用一分立电感是不符 合成本效应的，当最后封装成本包含有相同组成零件花费时(组配分立电感与最后封装的 成本)并且加上在最后封装内部分立电感的额外成本。众所皆知于电感上设置集成电路晶粒，以达到较小的封装尺寸。如同美国专利号 6930584所揭示一微型微小功率转换器包含有一基底磁性感应组件，其表面系嵌设有功率 IC0但缺点是感应组件是被显露于外的，因此易损坏的基板材料容易被损伤。更者，于一集成电路晶粒如功率转换集成电路晶粒上设置一电感也是大家所知悉 的。举例来说，美国新泽西州城市布里奇沃特(Bridgewater，NJ)的Enpirion公司的功率 转换器包含有一以微机电系统(MEMS)为基础的电感，其具有一厚的电镀铜螺旋线圈夹持 于两平面磁性层间并且位于一整合DC-DC转换器上。在这个实施例为了达到高电感，需要 一个大晶粒，这导致高成本与大的封装尺寸。直接针对减小封装尺寸上所做的努力包含有利用导线架作为电感组件。举例来 说，美国专利号5428245揭示形成一种电感绕线作为一导线架的整体的部分，以及美国专 利号6927481揭示形成一种电感线段作为导线架的一部分。这些设计缺少磁性核心材料是 适合于无线电频率(RF)的应用上，仅能提供相对较小的电感，这是无法有效率的适用于功 率转换应用上。在半导体功率组件封装的技术领域上持续存在着对具有对制程简单与改善成本 效应的整合性电感的需求。也存在着对具有高电感、小DC电阻、大电流与低损耗等所有充 分适用于功率转换应用的半导体功率组件的需求。更者也存在对具有相对较小尺寸的整合 电感的半导体组件封装的需求。

发明内容
本发明的主要目的在提供一种具有导线架式整合电感的半导体功率组件封装来 满足先前技艺中的需求与提供具有超过先前技艺优点的半导体功率组件，其是利用导线架 与金属连接，例如打线，来与一电感核心组合，以提供一具有高电感与低DC电阻的整合电 感，并且更具有低成本与高空间使用效率。反之，利用两个导线架来与一电感核心组合，以 用来提供整合电感。该内部结构是利用一模制物来加以保护，避免该整合电感与IC芯片受 到损害。本发明的另一目的在提供一种具有导线架式整合电感的半导体功率组件封装，其 包含有一具有数个引线的导线架、设置在该导线架上的电感核心，因此数个引线末端是自 一形成 于该电感核心上的窗显露出、数个金属连接，其中部分该数个金属连接将每一该数 个引线末端连接至该电感核心的邻接引线，以形成该电感，以及一结合至该电感的功率集 成电路。本发明的再一目的在提供一种具有导线架式整合电感的半导体功率组件封装，其 包含有一具有数个引线的底导线架、设置在该导线架上的电感核心，因此数个引线末端是 自该一形成于该电感核心上的窗显露出、一利用金属凸块连接且位于相反侧的连接芯片， 其是设置于该窗内，藉此该底侧凸块覆盖该底导线架的数个引线末端且电性连接、一具有 数个弯曲引线的顶导线架，该顶导线架的数个引线的第一部分连接至该连接芯片顶面凸块 并且连接该底部导线架的数个引线末端的每一个至该电感核心的邻接底导线架的引线，以 形成电感；以及一结合至该电感的功率集成电路。本发明的主要特征已经被广泛地概略描述，因此下列的详细描述是为了让该项技 术领者更容易了解并且有助于加以实施本发明。当然本发明的附加特征将于以下描述并且 构成请求范围的主要对象。于这个观点下，在详细说明本发明的至少一具体实施例前，众所皆知的是本发明 并不局限于说明书的这些详细说明内范例中的功能性组件与这些组件在下列描述或者图 标中的说明。本发明可以通过其它具体实施例或者方式来加以实施。此外，此处所使用的 措辞与术语也是被了解的，如同摘要，是为了描述的目的并且不应被视为限制。因此，熟知该项技术领域者依据以这个揭露书为基础下实施这个概念将是易于实 施并设计其它方法与系统来实现本发明的数个目的。因此，重要的是专利范围是视为在这 个范围包含有这些等同的解释，因此无法脱离本发明的精神与范围。


图1是本发明的第一导线架的俯视透视示意图。图2A是本发明的电感核心的俯视示意图。图2B是本发明的具有小间隙的电感核心的俯视示意图。图3是本发明的具有导线架式整合电感的半导体功率组件封装的第一具体实施 例的俯视示意图。图4是本发明的具有导线架式整合电感的半导体功率组件封装的第二具体实施 例的俯视示意图。
图5是本发明的连接芯片的俯视示意图。图6是图5的连接芯片的剖视图。图7是本发明的具单侧连接凸块具体实施例的连接芯片的俯视示意图。图8是图7的单一侧连接凸块的连接芯片的剖视图。图9是本发明的具有导线架式整合电感的半导体封装的第三具体实施例的底部 视图。
图10是本发明的具有连接凸块的IC的俯视图。图11是图10的具有连接凸块的IC的剖视图。图12是本发明的具有双侧连接凸块的连接芯片的俯视图。图13是图12的具连接凸块的连接芯片的剖视图。图14是本发明的顶面导线架的俯视图。图15是图14的顶面导线架的剖视图。图16是本发明的具有顶面导线架的组件封装的第三具体实施例的俯视图。图17是本发明的具有导线架式整合电感的半导体功率组件封装的第四具体实施 例的俯视示意图。图18是本发明的电感核心的另一具体实施例的俯视图。图19是本发明的具有导线架式整合电感的半导体功率组件封装的第五具体实施 例的俯视示意图。图20是本发明的具有导线架式整合电感的半导体功率组件封装的第六具体实施 例的俯视示意图。图21是本发明的顶面导线架的另一具体实施例的俯视图。图22是本发明的顶面导线架的剖视图。图23是本发明的具有顶面导线架的组件封装的第六具体体实施例的俯视图。图24是本发明的具有导线架式整合电感的半导体功率组件封装的第七具体实施 例的俯视示意图。图25是本发明的功率IC的俯视图。图26是本发明的另一种可供选择的电感核心具体实施例的俯视图。图27是本发明的具有导线架式整合电感的半导体功率组件封装的第八具体实施 例的俯视示意图。图28是本发明的具有导线架式整合电感的半导体功率组件封装的第九具体实施 例的俯视示意图。图29是本发明的具有连接凸块的功率IC的俯视图。图30是图29的具有连接凸块的功率IC的剖视图。图31是本发明的顶面导线架的另一种可供选择的具体实施例的俯视图。图32是图31的顶面导线架的剖视图。图33是本发明的具有顶面导线架的组件封装的第九具体实施例的俯视图。图34A是本发明的具有导线架式整合电感的半导体功率组件封装的第十具体实 施例的俯视图。图34B是本发明的具有导线架式整合电感的半导体功率组件封装的另一种可供选择的第十具体实施例的俯视图。
具体实施例方式在一并参酌图示与详细说明内所描述的本发明是提供一种本发明的说明范例，以供该项技术领域者能够据以实施。需注意的是，以下这些图标与范例并不能作为本发明的 范畴的限定。本发明中的一些组件可以被部分或者全部使用既有的零件加以组配，这些属 于了解本发明所必要的既有零件中的一部分会进行描述并且这些既有零件的部分详细描 述会被省略，以免混淆本发明。更者，此处描述中所指的零件在现在与未来产生等效替代时 皆属本发明的范畴。本发明提供一种半导体功率组件封装，其具有一导线架式整合电感。本发明的具 体实施例包含有一电感核心，其形成有一窗户，结合导线架引线的丨至导线架引线另一个 的打线穿过该窗户，以形成一环绕该电感核心的电性线圈，藉此形成一整合电感的封闭磁 性路径。在另一具体实施例中，第二导线架引线将第一导线架引线的结合至另一个，以形成 整合电感的封闭磁性路径。最佳是电感核心是超环面(toroidal)的架构并且依据总封装 厚度的需求，厚度将介于0. 2mm Imm之间。电感核心可以是利用磁铁或者纳米(nm)级结 晶镍铁(NiFe)所形成，以供高频率的应用，而低频率的应用上则使用镍铁(NiFe)或者其它 适合的磁性材料。小于IOOum的小间隙可被形成在电感核心内，以调整其磁性特性，然最终 的结构依然是一封闭的磁性路径。依据本发明的图1所示为一导线架100的俯视图。导线架100包含有数个引线 (lead) IlOa 110m、一大焊垫(pad) 120以及数个相对的小焊垫130。引线IlOd IlOf具 有对应的引线末端140d 140f。引线IlOj-IlOm具有相对应的引线末端140j 140m。引 线IlOa IlOg的阴影区如同此处更进一步的描述是在底侧使用被半蚀刻法并且一灌注材 填充入这些区域，以固定导线架100为半导体功率组件封装的零件。请参阅图2A，一电感核心200如图所示更包含有一开放式表面205，其邻接配置一 穿过芯片本体的偏移窗(offset window) 210。虽然，电感核心200与偏移窗210图中所示 是矩形结构，但这个描述并非排除其它形状。如同先前所强调的，电感核心200最佳状态是 厚度介于0.2mm Imm之间，其厚度是决定于整体封装厚度的需求。电感核心可以是磁铁 或者纳米(nm)级结晶镍铁(NiFe)所形成，以供高频率的应用，而低频率的应用上则使用镍 铁(NiFe)或者其它适合的磁性材料。请参阅图2B，一电感核心200B如图所示包含有一小横向间隙。如同先前所强调 的，间隙可以被用来调整整合电感的磁性特性，而最终的结构将提供一封闭的磁性环。在本 发明的所有具体实施例中，电感核心可以具有也可以不具有间隙。本发明的第一具体实施例是如图3所示并且包含有一半导体功率组件封装300， 其具有一导线架式整合电感350。电感350包含有电感核心200、导线架100的数个引线 与金属连接，例如打线320d、320e、320i、320j、320k与320m，如图所示是接合于数个引线之 间。电感核心200是设置在导线架100的顶表面150上并且利用大焊垫120与小焊垫130 支撑着。电感核心200是设置于导线架100的顶表面150上，利用这样的方式引线末端 140d-140f与140j-140m是可穿过偏移窗210。打线320结合导线架100的相邻数个引线，以提供一环绕该电感核心200的一封闭磁性回路。打线320d结合引线IlOd的末端140d至邻近的引线110e，打线320d、引线 IlOd与邻接引线IlOe形成一围绕电感核心200的环。打线320e结合引线IlOe的末端 140e至邻近的引线IlOf,打线320e、引线IlOe与邻接引线IlOf形成一环绕电感核心200 的环。打线320m结合引线IlOf的末端140f至邻近的引线110m，打线320m、引线IlOf以 及邻近引线110m，以形成一环绕电感核心200的环。打线320k结合引线IlOm的末端140m 至邻近的引线110k，打线320k、引线IlOm以及邻接引线IlOk,以形成一环绕电感核心200 的环。打线320j结合引线IlOk的末端140k至邻接引线110j，打线320j、引线IlOk与邻接 引线IlOj形成一环绕电感核心200的环。打线320i结合导线IlOj的末端140j至邻接引 线110i，打线320i、引线IlOj与邻接引线IlOi形成一环绕电感核心200的环。引线IlOd 与IlOi包含有电感350的引线。
当偏移窗210是小尺寸的时候，使用导线末端时将受到限制并且需要使用专门 地接合工具，例如K&S接近中心接合瓶颈接合工具(K&S CloseCenter Bond bottleneck bonding tool)，其可以进入接触到偏移窗210，以将打线320依附至引线末端显露处。一功率IC是设置在电感核心200的开放表面250上。打线320h结合功率IC330 至引线IlOi并且藉此至导线架式整合电感350。打线320a、320b与320c结合功率IC至各 引线110a、110b、110c。打线320f与320g结合功率IC330至各引线IlOg与IlOh0最后，进行胶体灌注，以封围完成半导体功率组件封装300并且填入引线 IlOa-IlOm的半蚀刻区域(图1)，以订出导线架100，因此引线不会由封装300分离。封围 的外形是以虚线呈现。本发明的第二实施例系呈现在图4中，并且包含有一具有一导线架式整合电感 450的半导体功率组件封装400。电感450包含有电感核心200、导线架100的数个引线以 及金属连结线，例如打线320d、320e、320i、320j、320k与320m。一连接芯片500透过通孔 510a-510f形成于连接芯片500上提供介于打线320d、320e、320i、320j、320k与320m以及 引线末端间的电性连接(图5与图6)。电感核心200设置在导线架100的顶表面150上 并且利用大焊垫120与小焊垫130加以支撑。电感核心200是设置于导线架100的顶表面 150上，藉由这样的方式引线末端140d-140f与140j-140m能够穿过偏移窗210进入使用。连接芯片500是尺寸化的并且架构为可适合设置于偏移窗210内。连接芯片500 是用以有助于实际案例中进行打线，在这些案例中电感核心200与偏移窗口 210的尺寸是 非常小并且甚至实际上该瓶颈接合工具无法使用。使用连接芯片500也可用以避免对专门 接合工具的需求，例如瓶颈接合工具。通孔510a-510f是形成于连接芯片500上，因此它们 覆盖导线架100的引线末端140d-140f与140j-140m，并藉由导电树脂或者焊锡于此提供电 性连接。通孔510a-510f是各自利用铜金属印刷所形成。连接芯片500让打线能被引导在 或接近电感核心200顶表面205的平面上，因此可以使用一般的接合工具。打线320接合导线架100的数个邻接引线，以提供一环绕电感核心200的封闭磁 性回路。打线320d接合引线IlOd的末端140d穿过通孔510a至邻接引线110e，打线320d 与邻接引线IlOd与IlOe形成一环绕电感核心200的环。打线320e接合引线IlOe的末端 140e穿过通孔510b至邻接引线IlOf，打线320e与邻接引线IlOe与IlOf形成一环绕电感 核心200的环。打线320m接合引线IlOf的末端140f穿过通孔510c至邻接引线110m，打 线320m与邻接引线IlOf与IlOm形成一环绕电感核心200的环。打线320k接合引线IlOm的末端140m穿过通孔510f至邻接引线110k，打线320k与邻接引线IlOm与IlOk形成一 环绕电感核心200的环。打线320j接合引线IlOk的末端140k穿过通孔510e至邻接引线 110j，打线320j与邻接引线IlOk与IlOj形成一环绕电感核心200的环。打线320i接合引 线IlOj的末端140j穿过通孔510d至邻接引线110i，打线320i与邻接引线IlOj与IlOi 形成一环绕电感核心200的环。引线IlOd与IlOi构成电感450的引线。反之，一单一侧凸块的连接芯片700(图7与图8)与连接芯片500在各方面相似， 不同处在于此一凸块底部表面720被使用在接合通孔510a-510f至引线末端140d-140f。一功率IC330设置在电感核心200的开放表面205。打线320h连接功率IC 330 至引线IlOi并藉此连接至导线架式整合电感450。打线320a、320b、与320c连接功率IC 330至各引线IlOaUlOb与110c。打线320f及320g连接功率IC 330与各导线IlOg与 IlOh0使用一封围来完成半导体功率组件封装400并且填充导线IlOa-IlOm的半蚀刻区 域，以固定导线架100，因此引线不会与封装分离。封围结构是以虚线显示。本发明的第三具体实施例是在图16中显示，此图中包含有一具有一导线架式整 合电感1650 (图16)的半导体功率组件封装1600。半导体功率组件封装1600包含有一底 部900 (图9)与一顶端导线架1400 (图14与图15)。底部900包含有一底部导线架100、 电感核心200、一凸块连接的功率IC1000与一连接芯片1200。电感1650包含有电感核心 200、导线架100的数个相邻引线与一顶导线架1400的数个相邻引线。一双面凸块连接的 连接芯片1200 (图12与图13)利用形成于连接芯片1200上的通孔(通孔1210a-1210c显 示在图13中)来提供电性连接。电感核心200设置在导线架100的顶表面150并且利用 大焊垫120与小焊垫130支撑着。电感核心200是设置于导线架100的顶表面150，藉由这 样的方式引线末端140d-140f与140j-140m能够进入穿过偏移窗210。顶端导线架1400包含有数个弯曲引线1410a_1410k(图14与图15)。引线 1410a-1410k具有对应的末端1440a_1440k，而引线末端1440h具有两个部分。引线 1410a-1410c与1410f_1410h是设置并且架构为连结一凸块连接的功率IC1000 (图10与图 11)至导线架100的各引线IlOa-IlOc与IlOg-IlOi0功率IC1000是设置在电感核心200 的顶端表面205上。引线1140d-1140e与1440h_1440k是设置并且架构为连接该双面凸块 连接的连接芯片1200至导线架100的各引线，而如同更进一步的描述，电感核心200形成 电感1650。连接芯片1200是尺寸化架构为适合设置于偏移窗口 210内。更者，连接芯片1200 的厚度大致上与电感核心200的相同或者些微大于电感核心200的厚度。反之连接芯片 1200的厚度可以相同于该凸块连接的功率IC1000与该电感核心200的总厚度。连接芯片 的通孔更可印刷有铜金属。连接芯片的通孔是形成设置于连接芯片1200上，因此底面凸 块形成于通孔上且覆盖导线架100的引线末端140d-140f与140j-140m，以于此电性连接。 形成于通孔上的顶面凸块1220a-1220f是设置为对准于顶端导线架引线1410d_1414e与 1410h-1410k 的各引线末端 1440d_1440e 与 1440h_1440k。请参阅图16，引线1410d连接引线IlOd至导线架100的邻接引线110e，引线 1410d、邻接引线IlOd与IlOe形成一环绕电感核心200的环。引线1410e连接引线IlOe至 导线架100的连接引线100f，引线1410e、邻接引线IlOe与IlOf形成一环绕电感核心200的环。引线110藉由引线1440k连接至邻接引线110m，引线1440k、邻接引线IlOf与IlOm 形成一环绕电感核心200的环。引线IlOm利用引线1410j连接至邻接引线110k，引线1410j 与邻接引线IlOmUlOk形成一环绕该电感核心200的环。引线IlOk是藉由1410i连接至 邻接引线110j，引线1410i与邻接引线IlOkUlOj形成一环绕该电感核心200的环。引线 IlOj藉由引线1410h的一第二部连接至邻接引线110i，引线1410h的第二部与邻接引线 IlOjUlOi形成一环绕该电感核心200的环。引线IlOd与110i/1410h形成电感1650的引 线。引线1410h的第一部是连接至功率IC1000，藉此连接功率IC1000至电感1650。引线 1410a-1410c 连接至功率 IC1000 的凸块 1010a-1010c(图 10 与图 11)。引线 1410f-1410h 连接至功率IC1000的凸块1010d-1010f。利用一封围来完成半导体功率组件封装1600并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不会由封装上脱离。封围的结构是利用虚线显示。本发明的第四种具体实施例是呈现在图17中，此实施例包含有一具有一导线架 式整合 电感1750的半导体功率组件封装1700。电感1750包含有一电感核心1800 (图18)、 导线架100的数个相邻引线与金属连接，例如打线1720e、1720f、1720i、1720j、1720k与 1720m。电感核心1800是设置在导线架100的顶面150并且利用大焊垫120与小焊垫130 支撑着。电感核心1800是设置于导线架100的顶表面150上，且利用这样的方式下，引线 末端140d-140f与140j-140m是可以进入穿设一形成于该电感核心1800的窗1810。一功 率IC1730也是可以进入穿设该窗1810。打线连接导线架100的邻接引线，以提供一环绕该电感核心1800的封闭磁性回 路。打线1720e连接引线IlOd的末端140d至邻接引线110e，打线1720e与邻接引线IlOd, IlOe形成一围绕该电感核心1800的环。打线1720f连接引线IlOe的末端140e至邻接引 线IlOf，打线1720f与邻接引线IlOeUlOf形成一围绕该电感核心1800的环。打线1720m 连接引线IlOf的末端140f至邻接引线110m，打线1720m与邻接引线IlOfUlOm形成一围 绕该电感核心1800的环。打线1720k连接引线IlOm的末端140m至邻接引线110k，打线 1720k与邻接引线110m、IlOk形成一围绕该电感核心1800的环。打线1720j连接引线IlOk 的末端140k至邻接引线110j，打线1720J与邻接引线IlOkUlOj形成一围绕该电感核心 1800的环。打线1720 连接引线IlOj的末端140j至邻接引线110i，打线1720 与邻接引 线IlOjUlOi形成一围绕该电感核心1800的环。引线IlOd与IlOi构成该电感1750的引 线。功率IC1730是设置在导线架100的大焊垫120上。打线1720d连接功率IC1730 至引线110d，藉此连接至导线架式整合电感1750。打线1720a、1720b与1720c各连接功率 IC1730 至引线 110a、110b、110c。打线 1720g、1720h 各连接功率 IC1730 至引线 IlOgUlOh0当窗1810的尺寸是小的时候，进入其内的接合点将是受到限制的，因此需要使用 瓶颈接合工具，例如K&S接近中心接合瓶颈接合工具(K&S CloseCenter Bond bottleneck bonding tool)。利用一封围来完成半导体功率组件封装1700并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不会由封装上脱离。封围的结构是利用虚线显示。本发明的第五种具体实施例是呈现在图19中，此实施例包含有一半导体功率组 件封装1900，其具有一导线架式整合电感1950。电感1950包含有一电感核心1800(图18)、导线架100的数个相邻引线与金属连接，例如打线1920e、1920f、1920i、1920j、1920k 与1920m。连接芯片500藉由形成于连接芯片500上的通孔510a_510f (图5与图6)提供 电性连接。电感核心1800是设置在导线架100的顶面150并且利用大焊垫120与小焊垫 130支撑着。电感核心1800是设置于导线架100的顶表面150上，且利用这样的方式下，弓丨 线末端140d-140f与140j-140m是可以进入穿过该窗1810。一功率IC1930也是可以进入 穿过该窗1810。连接芯片500是尺寸化架构为适合设置于偏移窗口 1810内。通孔510a-510f是 形成且设置于连接芯片500上，藉此利用导线树脂或者锡焊覆盖导线架100的引线末端 140d-140f与140j-140m，以于此形成电性连接。功率IC1930是设置于位于该窗1810内的 邻接芯片500。打线连接导线架100的邻接引线，以提供一环绕该电感核心1800 的封闭磁性回 路。打线1920e连接引线IlOd的末端140d穿过通孔510a至邻接引线110e，打线1920e与 邻接引线llOcUllOe形成一围绕该电感核心1800的环。打线1920f连接引线IlOe的末端 140e穿过通孔510b至邻接引线IlOf，打线1920f与邻接引线IlOeUlOf形成一围绕该电感 核心1800的环。打线1920m连接引线IlOf的末端140f穿过通孔510c至邻接引线110m， 打线1920m与邻接引线IlOfUlOm形成一围绕该电感核心1800的环。打线1920k连接引 线IlOm的末端140m穿过通孔510f至邻接引线110k，打线1920k与邻接引线110m、IlOk形 成一围绕该电感核心1800的环。打线1920j连接引线IlOk的末端140k穿过通孔510e至 邻接引线110j，打线1920j与邻接引线IlOkUlOj形成一围绕该电感核心1800的环。打线 1920 连接引线IlOj的末端140j穿过通孔510d至邻接引线110j，打线1920 与邻接引线 IlOjUlOi形成一围绕该电感核心1800的环。引线IlOd与IlOi构成该电感1950的引线。功率IC1930是设置在导线架100的大焊垫120上。打线1920d连接功率IC1930 至引线110d，藉此连接至导线架式整合电感1950。打线1920a、1920b与1920c各连接功 率IC1930至引线110a、110b、110c。打线1920g与1920h各连接功率IC1930至引线IlOg, IlOh0由于利用连接芯片500，将不用在使用如K&S接近中心接合瓶颈接合工具(K&S Close Center Bond bottleneck bonding tool)的专门接合工具，使用一般的接合工具即可。利用一封围来完成半导体功率组件封装1900并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不会由封装上脱离。封围的结构是利用虚线显示。本发明的第六具体实施例是在图23中显示并且包含有一具有一导线架式整合电 感2350的半导体功率组件封装2300。半导体功率组件封装2300包含有一底部2000 (图 20)与一顶端导线架2100 (图21与图22)。底部2000包含有一底部导线架100、电感核心 1800、一功率IC2050与一连接芯片1200。电感2350包含有电感核心1800、导线架100的 数个相邻引线与一顶导线架2100的数个邻接引线。一双面凸块连接的连接芯片1200 (图 12与图13)利用形成于连接芯片1200上的通孔(通孔1210a-1210c显示在图13中)来提 供电性连接。电感核心1800设置在导线架100的顶表面150并且利用大焊垫120与小焊 垫130支撑着。电感核心1800是设置于导线架100的顶表面150，藉由这样的方式，引线末 端140d-140f与140j-140m能够进入穿过偏移窗1810。
顶端导线架2100包含有数个弯曲引线2110a-2110m。引线2110a_2110m具有对应 的末端2140a-2140m。弓丨线2110a-2110d与2110g_2110i是设置并且架构为连结该凸块连 接的功率IC2050(图10与图11)至导线架100的各引线IlOa-IlOd与110g-110h。功率 IC2050是设置于该窗810内，且邻接该连接芯片1200。引线2140e_2140f与2140i_2140m 是设置并且架构为连接该双面凸块连接的连接芯片1200至电感核心的导线架100的各引 线，以形成电感2350，如同更进一步的描述。连接芯片1200是尺寸化架构为适合设置于偏移窗口 1810内，更者，连接芯片1200的厚度大致上与电感核心1800相同或者些微大于电感核心1800的厚度。连接芯片通孔 是形成设置于连接芯片1200上，因此底面凸块形成于通孔上且覆盖导线架100的引线末 端140d-140f与140j-140m，以于此电性连接。形成于通孔上的顶面凸块1220a_1220f是 设置为各对准于顶端导线架引线2110e-2110f与2110i-2110m的引线末端2140e-2140f与 2140i-2140m。请参阅图23，引线2110e连接引线IlOd至导线架100的邻接引线110e，引线 2110e、邻接引线IlOd与IlOe形成一环绕电感核心1800的环。引线2110f连接引线IlOe 至导线架100的连接引线100f，引线2110f、邻接引线IlOe与IlOf形成一环绕电感核心 1800的环。引线IlOf藉由引线2140m连接至邻接引线110m，引线2140m、邻接引线IlOf与 IlOm形成一环绕电感核心1800的环。引线IlOm利用引线2110k连接至邻接引线110k，引 线2110k与邻接引线110m、IlOk形成一环绕该电感核心1800的环。引线IlOk是藉由2110J 连接至邻接引线IlOj,引线2110J与邻接引线IlOkUlOj形成一环绕该电感核心1800的 环。引线IlOj藉由引线2110i连接至邻接引线110i，引线2110i与邻接引线IlOjUlOi形 成一环绕该电感核心1800的环。引线2110d连接至功率IC2050，藉此连接功率IC2050至 电感2350。引线2110d也是电感2350的一部份，因此它是环绕该电感核心1800的一环的 一部份。引线2110a-2110c与2110g_2110h连接至功率IC2050上的凸块。利用一封围来完成半导体功率组件封装2300并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不易由封装上脱离。封围的结构是利用虚线显示。本发明的第七种具体实施例是呈现在图24中，此实施例包含有一半导体功率组 件封装2400，其具有一导线架式整合电感2450。电感2450包含有一电感核心2600 (图 26)、导线架100的数个相邻引线与金属连接，例如打线2420d、2420e、2420i、2420j、2420k 与2420m。电感核心2600是设置在导线架100的顶面150并且利用大焊垫120与小焊垫 130支撑着。电感核心2600是设置于导线架100的顶表面150上，且利用这样的方式下，弓丨 线末端140d-140f与140j-140m是进入穿设一设置于该电感核心2600中心位置的窗2610。 一功率IC2500(图25)是设置于该大焊垫120上邻接该电感核心2600。打线连接导线架100的邻接引线，以提供一环绕该电感核心2600的封闭磁性回 路。打线2420d连接引线IlOd的末端140d至邻接引线110e，打线2410d与邻接引线IlOd, IlOe形成一围绕该电感核心2600的环。打线2420e连接引线IlOe的末端140e至邻接引 线110f，打线2420e与邻接引线110e、IlOf形成一围绕该电感核心2600的环。打线2420m 连接引线IlOf的末端140f至邻接引线110m,打线2420m与邻接引线IlOfUlOm形成一围 绕该电感核心2600的环。打线2420k连接引线IlOm的末端140m至邻接引线110k，打线 2420k与邻接引线110m、IlOk形成一围绕该电感核心2600的环。打线2420 j连接引线IlOk的末端140k至邻接引线110j，打线2420J与邻接引线IlOkUlOj形成一围绕该电感核心2600的环。打线2420 连接引线IlOj的末端140j至邻接引线110i，打线2420 与邻接引 线IlOjUlOi形成一围绕该电感核心2600的环。引线IlOd与IlOi构成该电感2450的引线。当窗1810的尺寸是小的时候，进入其内的接合点将是受到限制的，因此需要使用 瓶颈接合工具，例如K&S接近中心接合瓶颈接合工具(K&S CloseCenter Bond bottleneck bonding tool)。功率IC2500是设置在导线架100的大焊垫130上。打线2420h连接功率IC2500 至引线lioi，藉此连接至导线架式整合电感2450。打线2420a、2420b与2420c各连接功 率IC2500至引线110a、110b、110c。打线2420f与2420g各连接功率IC2500至引线IlOg, IlOh0利用一封围来完成半导体功率组件封装2400并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不易由封装上脱离。封围的结构是利用虚线显示。本发明的第八具体实施例是在图27中显示并且包含有一半导体功率组件封装 2700，其具有一导线架式整合电感2750。电感2750包含有电感核心2600、导线架100的数 个相邻引线与金属连接，例如打线2720d、2720e、2720i、2720j、2720k与2720m。一连接芯片 500利用形成于连接芯片500上的通孔510a-510f来提供电性连接。电感核心2600设置在 导线架100的顶表面150并且利用大焊垫120与小焊垫130支撑着。电感核心2600是设 置于导线架100的顶表面150，藉由这样的方式引线末端140d-140f与140j-140m能够进入 穿过设置于电感核心2600中央的窗2610。功率IC是设置于大焊垫120上。连接芯片500是尺寸化架构为适合设置于窗2610内。更者通孔510a_510g是采 铜金属印刷，以有助于在此范例中进行打线，此范例中电感核心2600与偏移窗2610的尺 寸是非常小并且该瓶颈接合工具实际上是无法使用的。通孔510a-510f是形成且设置于 连接芯片500上，藉此利用导线树脂或者锡焊覆盖导线架100的引线末端140d-140f与 140j-140m,以于此形成电性连接。打线连接导线架100的邻接引线，以提供一环绕该电感核心2600的封闭磁性回 路。打线2720d连接引线IlOd的末端140d穿过通孔510a至邻接引线110e，打线2720d与 邻接引线llOcUllOe形成一围绕该电感核心1600的环。打线2720e连接引线IlOe的末端 140e穿过通孔510b至邻接引线110f，打线2720e与邻接引线IlOeUlOf形成一围绕该电感 核心2600的环。打线2720m连接引线IlOf的末端140f穿过通孔510c至邻接引线110m， 打线2720m与邻接引线IlOfUlOm形成一围绕该电感核心2600的环。打线2720k连接引 线1 IOm的末端140m穿过通孔510f至邻接引线110k,打线2720k与邻接引线110m、1 IOk形 成一围绕该电感核心1600的环。打线2720j连接引线IlOk的末端140k穿过通孔510e至 邻接引线110j，打线2720j与邻接引线IlOkUlOj形成一围绕该电感核心2600的环。打线 2720 连接引线IlOj的末端140j穿过通孔510d至邻接引线110j，打线2720 与邻接引线 IlOjUlOi形成一围绕该电感核心2600的环。引线IlOd与IlOi构成该电感1950的引线。功率IC2500是设置在导线架100的大焊垫120上。打线2720h连接功率IC2500 至引线lioi，藉此连接至导线架式整合电感2750。打线2720a、2720b与2720c各连接功 率IC2500至引线110a、110b、110c。打线2420f与2420g各连接功率IC2500至引线IlOg,IlOho利用一封围来完成半导体功率组件封装2700并且填入引线IlOa-IlOm的半蚀刻 区域，以固定导线架100，因此引线不易由封装上脱离。封围的结构是利用虚线显示。本发明的第九具体实施例是在图33中显示，并且包含有一半导体功率组件封 装3300，其具有一导线架式整合式电感3350。半导体功率组件封装3300包含有一底部 2800 (图28)与一顶端导线架3100 (图31)。底部2800包含有一底部导线架100、一电感核 心2600、一连接芯片1200与一功率IC2900。电感3350包含有电感核心2600、导线架100 的数个相邻引线与一顶导线架3100的数个邻接引线。一双面凸块连接的连接芯片1200利 用形成于连接芯片1200上的通孔(通孔1210a-1210c显示在第13图中)来提供电性连接。 电感核心2600设置在导线架100的顶表面150并且利用大焊垫120与小焊垫130支撑着。 电感核心2600是设置于导线架100的顶表面150，藉由这样的方式，引线末端140d-140f与 140j-140m能够进入穿过偏移窗2610。
顶端导线架3100包含有数个弯曲引线3110a_3110k。引线3110a_3110k具有对应 的末端3140a-3140k，引线末端3140h具有两个部分。引线3110a_3110c与3110f-3110h是 设置并且架构为连结一凸块连接的功率IC2900(图29)至导线架100的各引线IlOa-IlOc 与IlOg-IIOi。功率IC2900是设置在导线架100的大焊垫120上并邻接该电感核心2600。 引线3140d-3140e与3140h-3140k是设置并且架构为连接该双面凸块连接的连接芯片1200 至导线架100的各引线，而如同更进一步的描述，电感核心2600形成电感3350。连接芯片1200是尺寸化架构为适合设置于偏移窗口 2610内，更者，连接芯片 1200的厚度大致上与电感核心2600相同或者些微大于电感核心2600的厚度。更者，连接 芯片通孔是采铜金属印刷，以形成具有小电阻的电性连接。连接芯片通孔是形成设置于连 接芯片1200上，因此底面凸块形成于通孔上且覆盖导线架100的引线末端140d-140f与 140j-140m,以于此电性连接。形成于通孔上的顶面凸块1220a-1220f是设置为各对准于顶 端导线架引线 3110d-3114e 与 3110h_3110k 的引线末端 3140d_3140e 与 3140h_3140k。请参阅图33，引线3110e连接引线IlOd至导线架100的邻接引线110e，引线 3110e、邻接引线IlOd与IlOe形成一环绕电感核心2600的环。引线3110e连接引线IlOe 至导线架100的连接引线100f，引线3110e、邻接引线IlOe与IlOf形成一环绕电感核心 2600的环。引线IlOf藉由引线3140k连接至邻接引线110m，引线3140k、邻接引线IlOf与 IlOm形成一环绕电感核心2600的环。弓丨线IlOm利用引线3110j连接至邻接引线110k， 引线3110j与邻接引线IlOmUlOk形成一环绕该电感核心2600的环。引线IlOk是藉由 3110 连接至邻接引线IlOj,引线3110 与邻接引线IlOkUlOj形成一环绕该电感核心 2600的环。弓丨线IlOj藉由引线3110h的第二部分连接至邻接引线110i，引线3110h的第 二部分与邻接引线IlOjUlOi形成一环绕该电感核心2600的环。引线IlOd与IlOi构成 电感3350的引线。引线3110h的第一部份连接至该功率IC2900，以藉此连接功率IC2900 至电感3350。引线3110a-3110c连接至功率IC2900上的凸块2910f、2910e与2910d。引 线3110f-3110h(第一部分)连接至功率IC2900上的凸块2910a、2910b与2910c。利用一封围(图中未示)来完成半导体功率组件封装3300并且填入引线 IlOa-IlOm的半蚀刻区域，以固定导线架100，因此引线不易由封装上脱离。封围的结构是 利用虚线显示。
本发明的第十种具体实施例是呈现在图34A中，此实施例包含有一半导体功率组 件封装3400A，其具有一导线架式整合电感3450。电感3450包含有一电感核心3460、一导 线架3470的数个相邻引线与金属连接，例如打线3440a-3440g。电感核心3460是设置在 导线架3470的顶面3475上。电感核心3460是设置于导线架3470的顶表面3475上，且利 用这样的方式下，引线末端3440d-3440e与3440i_3440o是进入穿设一设置于该电感核心 3460内的窗3465。打线连接导线架3470的邻接引线，以提供一环绕该电感核心3460的封闭磁性回 路。打线3440a连接引线3410d至邻接引线3410e，打线3440a与邻接引线3410d、3410e形 成一围绕该电感核心3460的环。打线3440b连接引线3410e至邻接引线3410o，打线3440b 与邻接引线3410e、3410o形成一围绕该电感核心3460的环。打线3440c连接引线3410o 至邻接引线3410n，打线3440c与邻接引线3410o、3410n形成一围绕该电感核心3460的环。 打线3440d连接引线3410n至引线3410m。打线3440e连接引线3410m至邻接引线3410k， 打线3440e与邻接引线3410m、3410k形成一围绕该电感核心3460的环。打线3440f连接 引线3410k至邻接引线3410j，打线3440f与邻接引线3410k、3410j形成一围绕该电感核心 3460的环。打线3440g连接引线3410J至邻接引线3410i，打线3440g与邻接引线3410 j\ 3410i形成一围绕该电感核心3460的环。打线3440h连接引线3410i至一设置于该导线架 3470的焊垫3477上的功率IC3480。引线3410d与3410i构成该电感3450的引线。半导 体功率组件封装3400A包含有12L 4X3DFN-0. 65mm节距(pitch)组件。外部边界与电感 核心3460的内部窗是利用细点长点虚线(dash-dot-dash)线条表示出。利用一封围来完成半导体功率组件封装3400A并且固定导线架3470，因此引线不 易由封装上脱离。封围的结构是利用虚线显示。本发明的半导体功率组件封装3400A的另一种具体实施例是显示在图34B并且设 定为3400B。组件封装3400B大致上与封装3400A相同，除了组件封装3400B包含有引线 3410d，其分成两个引线3410d-l与3410d-2。在这个具体实施例中，引线3410d_l可以作为 外部引线。依照本发明，电感核心可以由磁性材料基底来架构形成。基底是具有一设定厚度。 接着，窗是利用镭射或者其它蚀刻方式切割形成。基底随后嵌设至一切成小块状的胶带上 并且切割成小块的个别电感核心。具有导线架式整合电感的半导体功率组件封装一般架构为藉由提供一导线架来 提供该电感核心依附。功率IC随后依附至电感核心、一邻接该电感核心的位置或者该电感 核心的窗内。假如使用一连接芯片，连接芯片是设置在于自该窗内显露出的引线末端。由 导线架引线间的连接关系所形成的电感是由包含有打线的金属连接(wire bonding)或者 一顶端导线架所提供。在最后步骤，使用模制来封围组件封装。依据本发明的具有导线架式整合电感的半导体功率组件封装藉由删除相同组件 的成本与分设电感的成本来达到降低成本。本发明的半导体功率组件更提供功率转换器或 者升压器组件封装一种简单的解决方式，来减少基板空间的总使用量。唯以上所述者，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围。 故即凡依本发明申请范围所述的特征及精神所为的均等变化或修饰，均应包括于本发明的 所附的权利要求申请专利范围内。
1权利要求
一种具有导线架式整合电感的半导体功率组件封装，其包含有一导线架，其具有数个引线；一电感核心，其设置在该导线架上，因此数个引线末端是透过一位于该电感核心内的窗显露出来；数个金属连接，该数个金属连接的一部分结合该由该窗显露出的数个引线末端的一部分至该电感核心的邻接引线，以形成该电感；以及一功率集成电路，其连接至该电感。
2.如权利要求1所述的半导体功率组件封装，其特征在于，其中该功率集成电路是设 置在该电感核心上且邻接该窗。
3.如权利要求1所述的半导体功率组件封装，其特征在于，其中该电感核心的厚度是 介于0. 2mm到1mm间。
4.如权利要求1所述的半导体功率组件封装，其特征在于，其中该电感核心包含有一 间隙。
5.如权利要求1所述的半导体功率组件封装，其特征在于，其中该电感核心包含有铁。
6.如权利要求1所述的半导体功率组件封装，其特征在于，其中该电感核心包含有纳 米级结晶镍铁。
7.如权利要求1所述的半导体功率组件封装，其特征在于，其中该电感核心包含有镍铁。
8.如权利要求1所述的半导体功率组件封装，其特征在于，还包含有一连接芯片，其是 设置于该窗内，该连接芯片提供介于该数个金属连接的一部分与该由该窗显露出的数个引 线末端的一部分间电性连接。
9.如权利要求8所述的半导体功率组件封装，其特征在于，其中该连接芯片包含有数 个通孔，该数个通孔的一部分是作为介于该数个金属连接的一部分与该由该窗显露出的数 个弓I线末端一部分间的电性连接。
10.如权利要求8所述的半导体功率组件封装，其特征在于，其中该连接芯片是利用凸 块连接设置于底面。
11.如权利要求1所述的半导体功率组件封装，其特征在于，还包含有一连接芯片，其 是设置于该窗内，在覆盖关系下至该数个透过该窗显露出的引线末端，该连接芯片提供介 于该数个金属连接的一部分与该由该窗显露出的数个引线末端的一部分间电性连接。
12.如权利要求1所述的半导体功率组件封装，其特征在于，其中该功率集成电路是设 置于该窗内，且邻接该数个自该窗显露出的引线末端。
13.如权利要求12所述的半导体功率组件封装，其特征在于，还包含有一连接芯片，其 是设置于该窗内，在覆盖关系下至该数个引线末端，该连接芯片提供介于该数个金属连接 的一部分与该由该窗显露出的数个引线末端的一部分间的电性连接。
14.如权利要求1所述的半导体功率组件封装，其特征在于，还包含有一连接芯片，其 是设置于该窗内，在覆盖关系下至该数个引线末端，该连接芯片提供介于该数个金属连接 的一部分与该由该窗显露出的数个引线末端的一部分间的电性连接，其中该功率集成电路 是设置于该窗内。
15.如权利要求1所述的半导体功率组件封装，其特征在于，其中该功率集成电路是设置于邻接该电感核心。
16.如权利要求15所述的半导体功率组件封装，其特征在于，还包含有一连接芯片，其 是设置于该窗内，该连接芯片提供介于该数个金属连接的一部分与该由该窗显露出的数个 弓I线末端一部分间的电性连接。
17.一种具有导线架式整合电感的半导体功率组件封装，其包含有 一底部导线架，其具有数个引线；一电感核心，其设置在该底部导线架上，因此数个底部导线架引线末端是透过一位于 该电感核心内的窗显露出来；一连接芯片，其是利用凸块连接于相对侧，因此在一顶面侧的每一凸块是电性连接至 一位于一底面侧的对应凸块，该连接芯片设置于该窗内，因此该底侧凸块覆盖该底部导线 架的数个引线末端，其是透过该窗显露出并且电性连接；一顶面导线架，其具有数个弯曲引线，该数个顶面导线架引线的第一部分连接至该连 接芯片顶面侧的该凸块并且连接自该窗显露出的数个底面导线架引线末端的每一个至该 电感核心的邻接底面导线架引线末端，以形成该电感；以及 一功率集成电路，其连接至该电感。
18.如权利要求17所述的半导体功率组件封装，其特征在于，其中该功率集成电路是 设置在该电感核心上且邻接该窗。
19.如权利要求17所述的半导体功率组件封装，其特征在于，其中该功率集成电路是 设置于该窗内且邻接该数个底面导线架引线末端，其是自该窗显露出。
20.如权利要求17所述的半导体功率组件封装，其特征在于，其中该功率集成电路是 设置于邻接该电感核心。
21.如权利要求17所述的半导体功率组件封装，其特征在于，其中该集成电路是凸块 连接于一上表面并且顶导线架的数个引线的第二部分结合该集成电路至该电感与底面导 线架的数个对应引线。
22.如权利要求17所述的半导体功率组件封装，其特征在于，其中该电感核心的厚度 是介于0. 2mm到1mm间。
23.如权利要求17所述的半导体功率组件封装，其特征在于，其中该电感核心包含有 一间隙。
24.如权利要求17所述的半导体功率组件封装，其特征在于，其中该电感核心包含有 纳米级结晶镍铁。
25.如权利要求17所述的半导体功率组件封装，其特征在于，其中该电感核心包含有铁。
26.如权利要求17所述的半导体功率组件封装，其特征在于，其中该电感核心包含有 镍铁。
27.如权利要求17所述的半导体功率组件封装，其特征在于，其中该连接芯片包含有 数个通孔。
28.一种形成具有导线架式整合电感的半导体功率组件封装的方法，其包含有下列步骤提供一底导线架，其具有数个引线；将一电感核心设置在该底导线架上，因此底导线架的数个引线末端是透过一形成于该 电感核心上的窗显露出来；连接每一自该窗显露出的该数个引线末端至邻接引线，此时该电感核心藉由数个金属 连接的方式形成该电感；以及连接一功率集成电路至该电感。
29.如权利要求28所述的具有导线架式整合电感的半导体功率组件封装的方法，其特 征在于，其中该连接每一自该窗显露出的该数个引线末端至邻接引线，此时该电感核心藉 由数个金属连接的方式形成该电感的步骤还包含有一步骤，其是透过凸块连接的方式设置 一连接芯片于其相反侧在该窗内，因此底侧凸块覆盖自该窗显露出的数个底导线架引线末 端并且电性连接，其中该连接芯片的每一该顶面凸块是电性连接至该连接芯片的一对应的 底侧凸块。
30.如权利要求29所述的具有导线架式整合电感的半导体功率组件封装的方法，其特 征在于，其中该连接该数个引线末端至邻接引线，此时该电感核心藉由数个金属连接的方 式形成该电感的步骤还包含有一步骤，其是提供一具有数个引线的顶导线架，该顶导线架 的数个引线的第一部分连接至连接芯片的顶侧凸块与连接自该窗显露出的底导线架的数 个引线末端的每一个至该电感核心的邻接底导线架引线末端。
全文摘要
本发明是提供一种具有导线架式整合电感(350)的半导体功率组件封装(300)。半导体功率组件封装(300)包含有一具有数个引线的导线架(100)、依附于该导线架(100)上的电感核心(200)，因此数个引线末端是自形成于该电感核心(200)上的窗(210)显露出、数个打线(320)，其中该数个打线(320)的一部分连接该数个引线末端至该电感核心(200)的邻接引线，借此形成该电感(350)，以及一结合至该电感(350)的功率集成电路(330)。在另一具体实施例中，利用一连接芯片组件(500)，一顶导线架(1400)结合每一该数个引线末端至与电感核心(200)的邻接引线。
文档编号H01L23/495GK101861648SQ200880116511
公开日2010年10月13日 申请日期2008年11月21日 优先权日2007年11月23日
发明者冯涛, 弗兰茨娃·赫尔伯特, 张晓天 申请人:万国半导体有限公司;冯涛;张晓天;弗兰茨娃·赫尔伯特