专利名称：提高nmos管性能的方法以及nmos管的制作方法
技术领域：
本发明涉及半导体集成电路制造技术领域，特别涉及一种提高NMOS管性能的方 法以及一种NMOS管。
背景技术：
金属氧化物半导体(Metal Oxide kmiconductor，M(^)场效应晶体管可分为N沟 道硅MOS场效应(NMOS)晶体管与P沟道硅MOS场效应(PMOS)晶体管两大类。如图1所示 为NMOS晶体管的结构示意图。在硅基底110上制作出两个浅沟槽101 (STI)，硅基底非STI 区域为有源区(AA)。用较低浓度的硼注入硅基底110，形成掺杂浓度较低的ρ阱(well) 100 以及阈值电压调节注入区107。然后在半导体表面覆盖一层很薄的二氧化硅(Sit)》绝缘 层102以及多晶硅103，然后经过刻蚀、淀积、再刻蚀等工艺形成栅极103和104。并注入高 浓度的VA族离子，制作两个高掺杂浓度的η+区105，分别作漏极(drain，简写为d)和源极 (source，简写为s)，这就构成了一个NMOS管。很薄，高低等不确定描写过多，也没有实施例 的数据范围说明NMOS管的漏极d和源极s之间有两个背靠背的PN结。当栅-源电压vGS = 0时， 即使加上漏-源电压vDS，而且不论vDS的极性如何，总有一个PN结处于反偏状态，漏-源 极间没有导电沟道，所以这时漏极电流iD ^ 0。若vGS > 0，则栅极和衬底之间的Si02绝缘层中便产生一个电场。电场方向垂直 于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。排斥空穴使 栅极附近的P型衬底中的空穴被排斥，剩下不能移动的受主离子(负离子)，形成耗尽层。 吸引电子将P型衬底中的电子(少子)被吸引到衬底表面。当VGS数值较小，吸引电子的能力不强时，漏-源极之间仍无导电沟道出现。VGS 增加时，吸引到P衬底表面层的电子就增多，当VGS达到某一数值时，这些电子在栅极附近 的P衬底表面便形成一个N型薄层，且与两个η+区相连通，在漏——源极间形成N型导电 沟道，其导电类型与P衬底相反，故又称为反型层。vGS越大，作用于半导体表面的电场就 越强，吸引到P衬底表面的电子就越多，导电沟道越厚，沟道电阻越小。开始形成沟道时的 栅-源极电压称为开启电压，用VT表示。随着vDS的增大，靠近漏极的沟道越来越薄，当vDS增加到使ν⑶=vGS-vDS = VT(或vDS = VGS-VT)时，沟道在漏极一端出现预夹断。再继续增大VDS，夹断点将向源极 方向移动。由于vDS的增加部分几乎全部降落在夹断区，故iD几乎不随vDS增大而增加， NMOS管进入饱和区，iD几乎仅由vGS决定，称之为饱和电流(Idsat)。随着工艺的发展，NMOS管的关键尺寸(CD)不断减小，其电学性能特征也越来越复 杂。图2示出了当沟道(栅极与有源区交叠区域)长度(L)保持为0.06微米(μπι)时， NMOS管饱和电流与NMOS管沟道宽度(W)的关系曲线，其中横坐标为沟道宽度，单位为微米， 纵坐标为饱和电流(Idsat)，单位为微安/微米(μΑ/um)。其中曲线201为目标值，曲线 202为实际测量的饱和电流。可以看出，在沟道宽度较小的情况下，实际测量得到的NMOS管饱和电流均小于目标值，这被称为小尺寸NMOS管性能退化问题。
发明内容
有鉴于此，本发明的目的在于，提出一种提高NMOS管性能的方法，所述NMOS管包 括硅基底，位于硅基底之上的P阱，在P阱两端由高掺杂η+区形成的源极/漏极，以及位于 源极和漏极之间的栅极，其特征在于，在NMOS管的ρ阱中引入晶格缺陷，使硼离子在硅晶格 中的扩散速率降低。其中，所述在NMOS管的ρ阱中引入晶格缺陷包括将原子序数大于14的离子注入 P阱。较佳地，所述原子序数大于14的离子为IIIA族或者为IVA族元素。较佳地，所述原子序数大于14的离子为铟。较佳地，注入铟的剂量为5. 0 X IO12至3. 0 X IO13原子/平方厘米，能量为20Kev至 lOOKev。本发明的目的还在于，提出一种NMOS管，包括硅基底，位于硅基底之上的ρ阱，在ρ 阱两端由高掺杂η+区形成的源极/漏极，以及位于源极和漏极之间的栅极，所述ρ阱中包 括原子序数大于14的离子注入ρ阱引起的晶格缺陷。较佳地，所述原子序数大于14的离子为IIIA族或者为IVA族元素。较佳地，所述原子序数大于14的离子为铟。较佳地，注入铟的剂量为5. 0 X IO12至3. 0 X IO13原子/平方厘米，能量为20Kev至 lOOKev。从以上技术方案可以看出，通过在ρ阱内引入晶格缺陷，使硼离子在硅晶格中的 扩散速率降低，从而削弱硼离子在P阱内部出现二次分布的倾向，可以显著改善改善NMOS 管性能退化问题。实验证明，采用本发明方案得到的NMOS管相对于现有技术，在相同较宽 沟道宽度(IOum)NMOS饱和电流时，其(沟道宽度小于Ium)饱和电流的大小明显升高，与目 标值更为接近。
图1为匪OS晶体管的结构示意图；图2为现有技术中的NMOS管饱和电流与NMOS管沟道(栅极与有源区交叠区域) 宽度(W)的关系曲线；图3为本发明实施例的NMOS管饱和电流与NMOS管沟道(栅极与有源区交叠区 域)宽度的关系曲线。
具体实施例方式发明人对小尺寸NMOS管性能退化问题进行研究发现，造成性能退化的根源是硼 离子在P阱内部出现了二次分布的现象。也就是说，在用离子注入法将较低浓度的硼注入 硅基底形成掺杂浓度较低的P阱(well)以及阈值电压调节注入后，硼离子并不是保持原始 分布状态(通常是均勻分布)，而是向某些局部聚集。实验发现，由于STI应力作用，STI附 近应力较大，在后续的热处理工艺过程中，硼离子发生二次分布，在STI附近的硼离子浓度4要显著高于P阱的其他区域。当沟道宽度变小时，等效的平均沟道硼离子浓度变高，从而使 得饱和电流变小。因此，如果可以削弱硼离子二次分布的倾向，则可以从根源上改善或解决 NMOS管性能退化问题。本发明的核心技术方案是，通过向ρ阱引入晶格缺陷来抑制硼离子趋向STI的二 次分布倾向。本领域技术人员都知道，构成硅基底的单晶硅是晶格状对称分布的。而晶格 缺陷就是偏离了理想晶体结构并破坏晶体对称性的区域。晶格缺陷可分为面缺陷、线缺陷 和点缺陷三种。由于硼离子的二次分布实际是硼离子在硅晶格中扩散过程造成的。而硼离子在硅 晶格中的扩散的机制主要是通过原子间的相互作用，硼离子占据硅晶格中硅原子所在的位 置而实现。特别是加工工艺中常常涉及的热处理过程，晶圆被加热到很高的温度，在这种高 温环境下扩散速度会明显加快。通过引入晶格点缺陷，则硼离子与硅原子直接相互作用的 几率减小，从而降低了扩散率。从而削弱硼离子二次分布的倾向，则可以从根源上改善或解 决NMOS管性能退化问题。根据晶体学可知，引入晶格缺陷的方法有多种，考虑到在生产线上实施的难易程 度，本发明实施例采用向P阱注入较重离子的方式来引入晶格缺陷。质量较大的离子在注 入过程中与硅晶格中的硅原子发生碰撞会转移较多的能量，而这些能量会使得被碰撞的硅 原子产生较大的位移从而导致晶格缺陷。由于硅的原子序数为14，因此理论上说，向ρ阱注 入原子序数大于1 4的离子都可以用来作为本发明引入晶格缺陷的手段。较佳地，该离子 是与硼同为受主杂质的元素，例如IIIA族的镓(原子序数31)或铟(49)，或者与硅同族的 锗(原子序数32)。本发明实施例中，采用离子注入的方式，在ρ阱注入与硼同为IIIA族而原子序数 较大的铟离子(原子序数49)由于铟离子的质量较大，在离子注入过程中与硅晶格中的硅 原子发生碰撞会转移较多的能量，而这些能量会使得被碰撞的硅原子产程较大的位移从而 导致更多的晶格缺陷，从而更加削弱硼离子二次分布的倾向。较佳地，注入铟离子的剂量为5. OX IO12至3. OX IO13原子/平方厘米，能量为 20Kev 至 lOOKev。发明人将同样规格的NMOS管分为实验组和对照组，其中实验组按照本发明方案 注入铟离子，对照组则不注入铟离子。图3为NMOS管饱和电流与NMOS管沟道(栅极与有 源区交叠区域)宽度(W)的关系曲线。其中曲线301为目标值，曲线302为对照组的饱和 电流，曲线303为实验组的饱和电流。可以看出，注入铟离子后，在IOumxO. 06um器件饱和 电流不变的情况下，小尺寸器件饱和电流的大小明显升高，与目标值更为接近。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种提高NMOS管性能的方法，所述NMOS管包括硅基底，位于硅基底之上的P阱，在 P阱两端由高掺杂η+区形成的源极/漏极，以及位于源极和漏极之间的栅极，其特征在于， 在NMOS管的ρ阱中引入晶格缺陷，使硼离子在硅晶格中的扩散速率降低。
2.根据权利要求1所述的方法，其特征在于，所述在NMOS管的ρ阱中引入晶格缺陷包 括将原子序数大于14的离子注入ρ阱。
3.根据权利要求2所述的方法，其特征在于，所述原子序数大于14的离子为11IA族或 者为IVA族元素。
4.根据权利要求3所述的方法，其特征在于，所述原子序数大于14的离子为铟。
5.根据权利要求4所述的方法，其特征在于，注入铟的剂量为5.OX IO12至3. OX IO13 原子/平方厘米，能量为20Kev至lOOKev。
6.一种NMOS管，包括硅基底，位于硅基底之上的ρ阱，在ρ阱两端由高掺杂η+区形成 的源极/漏极，以及位于源极和漏极之间的栅极，其特征在于，所述P阱中包括原子序数大 于14的离子注入ρ阱引起的晶格缺陷。
7.根据权利要求6所述的NMOS管，其特征在于，所述原子序数大于14的离子为IIIA 族或者为IVA族元素。
8.根据权利要求7所述的NMOS管，其特征在于，所述原子序数大于14的离子为铟。
9.根据权利要求8所述的NMOS管，其特征在于，注入铟的剂量为5.0 X IO12至3. 0 X IO13 原子/平方厘米，能量为20Kev至lOOKev。
全文摘要
本发明公开了一种提高NMOS管性能的方法，所述NMOS管包括硅基底，位于硅基底之上的p阱，在p阱两端由高掺杂n+区形成的源极/漏极，以及位于源极和漏极之间的栅极，在NMOS管的p阱中引入晶格缺陷，使硼离子在硅晶格中的扩散速率降低。本发明还公开了一种NMOS管。实验证明，采用本发明方案得到的NMOS管相对于现有技术，在相同较宽沟道宽度(10um)NMOS饱和电流时，其小尺寸NMOS(沟道宽度小于1um)饱和电流的大小明显升高，与目标值更为接近。
文档编号H01L21/265GK102054693SQ20091019785
公开日2011年5月11日 申请日期2009年10月29日 优先权日2009年10月29日
发明者神兆旭 申请人:中芯国际集成电路制造(上海)有限公司