一种提高半导体器件性能的方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及一种提高半导体器件性能的方法。
【背景技术】
[0002]半导体器件的衬底区域与栅极氧化层的缩小会导致载流子的迀移率降低，进而半导体器件的开态电流也会降低影响半导体的性能，空穴迀移率、锗的电子迀移率都影响着半导体器件的性能，所以目前主要通过提高载流子的迀移率来提高半导体器件的性能。
[0003]图1为现有技术中由干法刻蚀形成的U型硅腔I的结构示意图，通过硅腔I将引入的嵌入式锗硅的含量增加，从而增加半导体器件的性能，但是U型硅腔I的容积较小，增加错娃与娃间的应力，如此设计的娃腔I窗口反而不能有效的提尚错娃间的应力，载流子的迀移率降低。
[0004]故现有技术中采用干法刻蚀以形成U型硅腔I的形貌有其局限性，硅腔I的容积小，外延生长的锗硅的容量较小，进而锗硅之间的应力不能得到有效的提高，所以载流子的迀移率较低，半导体器件的性能也相对较差。
【发明内容】
[0005]针对现有技术中的硅腔形貌产生的半导体器件的性能问题，本发明提供了一种提高半导体器件性能的方法，使得硅腔的容积增大，进而提高半导体的性能。
[0006]本发明采用如下技术方案:
[0007]—种提高半导体器件性能的方法，所述方法包括:
[0008]提供一衬底，于所述衬底上形成侧墙；
[0009]于所述侧墙间隔的衬底内形成U型硅腔；
[0010]对所述U型硅腔进行表面氧化，生成氧化层；
[0011]刻蚀所述氧化层，形成扩张的硅腔。
[0012]优选的，所述侧墙的形成方法为:
[0013]于所述衬底上沉积多晶硅层，刻蚀所述对晶硅层形成若干分立的多晶硅层；
[0014]采用原子层气相沉积法于所述多晶硅层的表面沉积氮化硅薄膜，形成侧墙。
[0015]优选的，采用干法刻蚀所述衬底形成所述U型硅腔。
[0016]优选的，采用02/03表面氧化技术和/或快速氧化技术和/或高温氧化技术形成所述氧化层。
[0017]优选的，采用湿法刻蚀或气体刻蚀刻蚀所述氧化层。
[0018]优选的，所述湿法刻蚀包括化学药液去除技术。
[0019]优选的，所述气体刻蚀包括气体等离子体去除技术。
[0020]优选的，所述气体刻蚀中采用的气体为NF3。
[0021]优选的，所述方法还包括，形成所述扩张的硅腔后，外延生长锗硅。
[0022]本发明的有益效果是:
[0023]本发明增加了硅腔的容积，使得外延生长的锗硅的容量增加，进而提高了锗硅间的应力，大大削弱了锗硅和硅间的应力，减少了应力锗硅与沟道的距离，在此基础上外延生长锗硅可以提高半导体器件的性能。本发明主要是通过改变硅腔基底的形貌，形成一个新的形貌的娃腔，以提尚载流子的迁移率，进而提尚半导体器件的性能。
【附图说明】
[0024]图1为现有技术中由干法刻蚀形成的U型硅腔I的结构示意图；
[0025]图2为本发明一种提高半导体器件性能实施例的方法示意图；
[0026]图3a_3d为本发明一种提高半导体器件性能的方法实施例的结构示意图。
【具体实施方式】
[0027]下面结合附图对本发明进行进一步说明。
[0028]图2为本发明一种提高半导体器件性能实施例的方法示意图，如图2所示，一种提高半导体器件性能实施例的方法包括:提供一衬底，于衬底上形成侧墙；于侧墙间隔的衬底内形成U型硅腔；对U型硅腔进行表面氧化，生成氧化层；刻蚀所述氧化层，形成扩张的硅腔。
[0029]图3a_3d为本发明一种提高半导体器件性能的方法实施例的结构示意图，如图3a所示，与衬底101表面沉积多晶硅层103，采用刻蚀工艺对多晶硅层103进行刻蚀，形成若干分立的多晶硅层103，之后采用原子层气相沉积的方法于若干分立的多晶硅层103的表面沉积氮化硅膜，形成氮化硅膜可以采用依次通入含氮气体与含硅气体并进行炉内反应的方法进行沉积，使得氮化硅膜的厚的及密度较为均匀，以形成侧墙102。于侧墙间隔的衬底101上通过干法刻蚀，形成一个U型的硅腔100，此处可采用现有技术中的其他方法进行形成娃腔。
[0030]如图3b所示，采用02/03表面氧化技术、快速氧化技术、高温氧化技术的表面氧化技术形成氧化层200。
[0031]如图3c所示，采用湿法刻蚀或气体刻蚀刻蚀上述的氧化层200形成扩张的硅腔300，其中的湿法刻蚀包括化学药液去除技术，气体刻蚀包括气体等离子体去除技术，气体刻蚀中采用的气体为NF3。
[0032]如图3d所示，形成扩张的硅腔300后，外延生长锗硅400。
[0033]综上所述，本发明可以应用于在40nm技术节点以下高性能器件的设计，尤其对于22nm技术节点高性能的工艺来说，较小的硅腔已经无法满足高性能半导体器件的需要，尤其是PMOS器件，因为空穴迀移率比电子迀移率要低两倍，锗的电子迀移率是硅中的2倍，空穴迀移率是硅的4倍，本发明通过提高载流子的迀移率来提高半导体器件的性能。嵌入式外延生长锗硅源极、漏极技术被大量应用于增强PMOS驱动电流，本发明中的扩张的硅腔可以大大削弱锗硅和硅间的应力，从而大大提高器件性能。在本发明的扩张的硅腔窗口的基础上外延生长锗硅，不仅可以减少锗硅与沟道的距离，同时提高锗硅间的应力，从而提高器件性能。
[0034]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【主权项】
1.一种提高半导体器件性能的方法，其特征在于，所述方法包括: 提供一衬底，于所述衬底上形成侧墙； 于所述侧墙间隔的衬底内形成U型硅腔； 对所述U型硅腔进行表面氧化，生成氧化层； 刻蚀所述氧化层，形成扩张的硅腔。2.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，所述侧墙的形成方法为: 于所述衬底上沉积多晶硅层，刻蚀所述对晶硅层形成若干分立的多晶硅层； 采用原子层气相沉积法于所述多晶硅层的表面沉积氮化硅薄膜，形成侧墙。3.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，采用干法刻蚀所述衬底形成所述U型硅腔。4.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，采用02/03表面氧化技术和/或快速氧化技术和/或高温氧化技术形成所述氧化层。5.根据权利要求4所述的提高半导体器件性能的方法，其特征在于，采用湿法刻蚀或气体刻蚀刻蚀所述氧化层。6.根据权利要求5所述的提高半导体器件性能的方法，其特征在于，所述湿法刻蚀包括化学药液去除技术。7.根据权利要求5所述的提高半导体器件性能的方法，其特征在于，所述气体刻蚀包括气体等离子体去除技术。8.根据权利要求7所述的提高半导体器件性能的方法，其特征在于，所述气体刻蚀中采用的气体为NF3。9.根据权利要求1所述的提高半导体器件性能的方法，其特征在于，所述方法还包括，形成所述扩张的硅腔后，外延生长锗硅。
【专利摘要】本发明涉及半导体领域，尤其涉及一种提高半导体器件性能的方法。本发明的方法包括：提供一衬底，于衬底上形成侧墙；于侧墙间隔的衬底内形成U型硅腔；对U型硅腔进行表面氧化，生成氧化层；刻蚀氧化层，形成扩张的硅腔。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105225962
【申请号】CN201510608961
【发明人】周海锋
【申请人】上海华力微电子有限公司
【公开日】2016年1月6日
【申请日】2015年9月22日