专利名称：双镶嵌结构及其形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及双镶嵌结构及其形成方法。
背景技术：
随着半导体器件制作技术的进一步发展，器件之间的高性能、高密度连接不仅在 单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多 个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌 (dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成接触孔(via)和 沟槽(trench)，然后用导电材料填充所述接触孔和沟槽。因为双镶嵌结构能避免重叠误差 以及解决习知金属工艺的限制，双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器 件可靠度。因此，双镶嵌工艺已成为现今金属导线连结技术的主流。现有的一种双镶嵌结构的形成方法，包括如下步骤如附图1所示，提供带有金属布线层110的半导体衬底100，所述金属布线层110 材料为铝、银、铜中的一种或者几种；如图2所示，在金属布线层110上依次形成阻挡层120、层间绝缘层130、覆盖层 140，所述阻挡层120材料选自掺碳的氮化硅(NDC)，厚度为400埃至500埃，用于维护金属 布线层210的稳定性；所述层间绝缘层130材料选自碳掺杂的氧化硅(Black Diamond,BD), 厚度为3500埃至4500埃，用于层间介质隔离；所述覆盖层140材料为TE0S，其主要成份为 二氧化硅，用于保护层间绝缘层免受其它制程的影响。如图3所示，在保护层表面形成光刻胶图形150，以所述光刻胶图形150为掩膜， 依次刻蚀覆盖层140、层间绝缘层130、阻挡层120直至暴露出金属布线层110，形成接触孔 151 ；如图4所示，去除所述光刻胶图形150，形成填充所述接触孔151并位于覆盖层表 面的底部抗反射层160，并在所述底部抗反射层160表面形成隔离层170 ；所述底部抗反射层160用于填充所述接触孔151，可以选用型号为GF315的底部抗 反射层，用于更好的填充所述接触孔151，并在保护层140表面形成平面。所述隔离层170材料选自低温氧化硅材料，厚度为1000埃至1500埃，用于隔离底 部抗反射层160和后续形成的光刻胶图形，所述隔离层170的形成温度为200摄氏度至220 摄氏度，所述形成温度不会弓I起底部抗反射层的变性。如图5所示，在所述隔离层170表面形成光刻胶图形180，以所述光刻胶图形180 为掩膜，依次刻蚀隔离层170、底部抗反射层160、覆盖层140、层间绝缘层130形成沟槽 181 ；如图6所示，去除所述光刻胶图形180、隔离层170和底部抗反射层160。所述去 除光刻胶图形180和底部抗反射层160的工艺可以为灰化工艺；所述去除隔离层170的工 艺可以为等离子体刻蚀工艺。随后，在所述的沟槽和接触孔内填充互连金属材料例如金属铜，或者先沉积扩散阻挡层Ta/TaN，再沉积互连金属材料层例如金属铜。所述的双镶嵌结构的制作方法，在刻蚀隔离层170、底部抗反射层160、覆盖层 140、层间绝缘层130形成沟槽181的工艺中，由于覆盖层140与层间绝缘层130的刻蚀速率 不同，刻蚀过程中，在覆盖层140与层间绝缘层130的接触界面附近就会形成不同的形状， 导致层间绝缘层130产生底切(under-cut)现象，产生较差的沟槽侧面，进而增加了金属互 连线之间的层间绝缘层之间发生击穿的可能性。如附图7所示的透射电子显微镜图，即为 产生底切的沟槽。
发明内容
本发明解决的问题是提供一种双镶嵌结构的制作方法，避免在刻蚀形成沟槽的过 程中层间绝缘层发生底切现象。为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，包括提供带有金属 布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层；采用能够与层间绝 缘层材料反应生成氮化物的反应物处理所述层间绝缘层，在层间绝缘层表面形成保护层； 依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；形成填充所述 接触孔并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述 隔离层表面形成光刻胶图形；以所述光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、 保护层以及部分层间绝缘层形成沟槽；去除所述光刻胶图形、隔离层和底部抗反射层。本发明还提供了一种双镶嵌结构，包括半导体衬底；位于所述半导体衬底上的 金属布线层；依次位于所述金属布线层上的阻挡层、层间绝缘层、保护层；贯穿保护层、层 间绝缘层、阻挡层并暴露出金属布线层的接触孔；贯穿保护层和部分层间绝缘层并与接触 孔位置对应的沟槽。与现有技术相比，本发明具有以下优点本发明所提供的双镶嵌结构的形成方法， 由于在层间绝缘层表面用氨气处理层间绝缘层形成保护层，使形成的层间绝缘层和保护层 之间没有明显的层间分界线，采用刻蚀剂进行刻蚀的工艺中，刻蚀剂对保护层的刻蚀速率 与对层间绝缘层的刻蚀速率接近，减少了现有技术中覆盖层与层间绝缘层的刻蚀速率不同 在蚀刻工艺中引起的底切问题，缩小了金属沟槽蚀刻后的上口特征尺寸，从而提高了金属 导线抗漏电的可靠性特性。
图1至图6是现有的一种双镶嵌结构的形成方法的过程示意图；图7是现有的双镶嵌结构的形成方法形成的双镶嵌结构的投射电镜图；图8是本发明提供的双镶嵌结构的形成方法的流程示意图；图9至图16是本发明提供的一种双镶嵌结构的形成方法的过程示意图；图17是本发明提供的一种双镶嵌结构的形成方法形成的双镶嵌结构的透射电镜 图。
具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以4很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况 下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图8是本实施例提供的一种双镶嵌结构的形成方法的流程示意图，具体包括如下 步骤步骤S100，提供带有金属布线层的半导体衬底；步骤S110，在金属布线层上依次形成 阻挡层、层间绝缘层；步骤S120，采用能够与层间绝缘层材料反应生成氮化物的反应物处 理所述层间绝缘层，在层间绝缘层表面形成保护层；步骤S130，依次刻蚀保护层、层间绝缘 层、阻挡层直至暴露出金属布线层，形成接触孔；步骤S140，形成填充所述接触孔并位于保 护层表面的底部抗反射层；步骤S150，在所述底部抗反射层表面形成隔离层；步骤S160，在 所述隔离层表面形成光刻胶图形；步骤S170，以所述光刻胶图形为掩膜，依次刻蚀隔离层、 底部抗反射层、保护层以及部分层间绝缘层形成沟槽；步骤S180，去除所述光刻胶图形、隔 离层和底部抗反射层。下面结合附图，对本发明的半导体结构的形成方法进行详细说明。参考图9，提供半导体衬底200，所述半导体衬底200可以为多层基片(例如，具有 覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理 的基片(包括集成电路及其他元件的一部分)。在所述半导体衬底200上形成金属布线层210，所述金属布线层210材料为铝、 银、铬、钼、镍、钯、钼、钛、钽、铜中的一种或者几种，较优选用铜，所述金属布线层210厚度 为2000埃至3000埃。参考图10，在金属布线层210上依次形成阻挡层220、层间绝缘层230。所述阻挡层220材料选自掺碳的氮化硅(NDC)，厚度为400埃至500埃，用于维护 金属布线层210的稳定性，并且所述掺碳的氮化硅具有吸水性比较低，介电常数低与后续 形成的层间绝缘层匹配的优点。所述阻挡层220的形成工艺可以选用化学气相沉积工艺，采用四乙氧基硅烷和氨 气作为反应材料，具体工艺参数为反应温度为300摄氏度至400摄氏度，腔室压力为3. 7 托至4. 2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每 分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米 至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层220。所述层间绝缘层230材料选自碳掺杂的氧化硅(Black Diamond,BD)，厚度为3500 埃至4500埃，用于层间介质隔离。所述碳掺杂的氧化硅除了具有介电常数低，传输延迟小 的优点，还具备与阻挡层220选择刻蚀比高的优点。所述层间绝缘层230可以选用化学气相沉积工艺形成，具体工艺参数为反应温 度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率 为400瓦至600瓦，氧气流量为每分钟100cm7min 300cm7min，氦气流量为800cm7min 至1200cm7min，八甲基环化四硅氧烷流量为2000cm7min至4000cm7min，直至形成3500埃 至4500埃的层间绝缘层230。参考图11，采用能够与层间绝缘层材料反应生成氮化物的反应物处理所述层间5绝缘层230，在层间绝缘层230表面形成保护层MO ；所述能够与层间绝缘层材料反应生成 氮化物的反应物例如为NH3,与层间绝缘层230反应之后，可以在所述的层间绝缘层230表 面形成材料为氮化硅的保护层对0，具体的，形成所述保护层MO的工艺为反应腔压力为 2 7托(Torr)，反应腔射频功率为300 800瓦，NH3的流量为500 1200cm3/min，处理 时间为5 40S。形成的保护层MO的厚度为200-300埃。由于在层间绝缘层表面用氨气处理层间绝缘层形成保护层，使形成的层间绝缘层 和保护层之间没有明显的层间分界线，采用刻蚀剂进行刻蚀的工艺中，刻蚀剂对保护层的 刻蚀速率与对层间绝缘层的刻蚀速率接近，因此，避免了现有技术中由于层间绝缘层和阻 挡层的刻蚀速率不同导致的底切现象。参考图12，在保护层240表面形成光刻胶图形250，所述光刻胶图形250用于定义 双镶嵌结构中的接触孔图形。以所述第三光刻胶图形250为掩膜，依次刻蚀保护层M0、层 间绝缘层230、阻挡层220直至暴露出金属布线层210，形成接触孔251。所述刻蚀保护层M0、层间绝缘层230、阻挡层220的工艺可以为等离子体刻蚀 工艺，刻蚀工艺的具体参数可以为选用等离子体刻蚀设备，刻蚀设备腔体压力为10毫托 至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量 为 10cm3/min 至 50cm3/min，CO 流量为 100cm3/min 至 200cm3/min，Ar 流量为 300cm3/min 至 600cm3/min, O2 ^ 10cm3/min M 50cm3/min。参考图13，去除所述光刻胶图形250。去除所述光刻胶图形250的工艺可以为公 知的化学试剂去除工艺或者灰化工艺去除。参考图14，形成填充所述接触孔251并位于保护层240表面的底部抗反射层沈0， 随后，在所述底部抗反射层260表面形成隔离层270。所述底部抗反射层260形成工艺为旋涂工艺。所述底部抗反射层260用于填充所 述接触孔251，其型号例如为GF315，采用所述的底部抗反射层沈0，可以更好的填充所述接 触孔251，并在保护层240表面形成平面。所述隔离层270材料选自低温氧化硅材料，厚度为1000埃至1500埃，所述隔离层 270用于隔离底部抗反射层260和后续形成的光刻胶图形，此外，选用低温氧化硅材料作为 隔离层270材料，具有薄膜致密，隔离性能优良的优点。需要进一步指出的是，所述隔离层 270的形成温度为200摄氏度至220摄氏度，所述形成温度不会引起底部抗反射层的变性。所述隔离层270的形成工艺可以为等离子体辅助增强化学气相沉积工艺，具体的 工艺参数为沉积设备腔体压力为0. 5托至3托，沉积温度为200摄氏度至220摄氏度，射 频功率为 500 瓦至 1000 瓦，SiH4 流量为 IOOcmVmin 至 200cm3/min, N2O 流量为 IOOOOcm3/ min 至 20000cm3/min，N2 流量为 1000cm3/min 至 2000cm3/min。继续参考图14，在所述隔离层270表面形成光刻胶图形四0。所述光刻胶图形四0 用于定义双镶嵌结构中的沟槽位置，所述沟槽的位置与接触孔的位置对应，并且沟槽宽度 大于接触孔宽度。参考图15，以所述光刻胶图形四0为掩膜，依次刻蚀隔离层270、底部抗反射层 沈0、保护层240和部分层间绝缘层230形成沟槽四1。所述刻蚀隔离层270、底部抗反射层沈0、保护层240和部分层间绝缘层230的工 艺可以为等离子体刻蚀工艺。
所述等离子体刻蚀工艺的具体参数为选用等离子体刻蚀设备，刻蚀设备腔体压 力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦， C4F8 流量为 10cm7min 至 50cm7min，CO 流量为 100cm7min 至 200cm7min，Ar 流量为 300cm3/ min 至 600cm3/min, O2 流量为 10cm3/min 至 50cm3/mino参考图16，去除所述光刻胶图形四0、隔离层270和底部抗反射层沈0。所述去除所述光刻胶图形290和底部抗反射层沈0的工艺可以为灰化工艺；所述 去除隔离层270的工艺可以为等离子体刻蚀工艺。在本实施例中，先采用灰化工艺去除光刻胶图形四0，直至暴露出隔离层270，然 后采用等离子体克刻蚀工艺去除隔离层270，直至暴露出底部抗反射层沈0，再采用灰化工 艺去除底部抗反射层沈0。基于上述双镶嵌结构的形成方法形成的半导体结构，包括半导体衬底200 ；位于 所述半导体衬底200上的金属布线层210 ；位于所述金属布线层210上的阻挡层220 ；位于 所述阻挡层220上的层间绝缘层230 ；位于所述层间绝缘层230上的保护层MO ；接触孔 251，贯穿保护层M0、层间绝缘层230、阻挡层220至暴露出金属布线层210 ；贯穿保护层和 部分层间绝缘层并与接触孔位置对应的沟槽四1。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。权利要求
1.一种双镶嵌结构的形成方法，其特征在于，包括如下步骤 提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层；采用能够与层间绝缘层材料反应生成氮化物的反应物处理所述层间绝缘层，在层间绝 缘层表面形成保护层；依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔； 形成填充所述接触孔并位于保护层表面的底部抗反射层； 在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成光刻胶图形，以所述光刻胶图形为掩膜，依次刻蚀隔离层、底部 抗反射层、保护层以及部分层间绝缘层形成沟槽； 去除所述光刻胶图形、隔离层和底部抗反射层。
2.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述能够与层间绝缘层 材料反应生成氮化物的反应物为NH3。
3.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述保护层材料为氮化硅层。
4.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述保护层厚度为200 300 埃。
5.如权利要求2所述的双镶嵌结构的形成方法，其特征在于，形成所述保护层的工艺 为NH3的流量为500 1200cm7min，处理时间为5 40秒。
6.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述隔离层材料为低温 氧化硅材料。
7.一种双镶嵌结构，其特征在于，包括半导体衬底；位于所述半导体衬底上的金属布 线层；依次位于所述金属布线层上的阻挡层、层间绝缘层、保护层；贯穿保护层、层间绝缘 层、阻挡层并暴露出金属布线层的接触孔；贯穿保护层和部分层间绝缘层并与接触孔位置 对应的沟槽。
8.如权利要求7所述的双镶嵌结构，其特征在于，所述保护层材料为氮化硅层。
9.如权利要求7所述的双镶嵌结构，其特征在于，所述保护层厚度为200 300埃。
10.如权利要求7所述的双镶嵌结构，其特征在于，所述隔离层材料为低温氧化硅材料。
全文摘要
一种双镶嵌结构的形成方法，包括提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层；采用能够与层间绝缘层材料反应生成氮化物的反应物处理所述层间绝缘层，在层间绝缘层表面形成保护层；依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；形成填充所述接触孔并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成光刻胶图形；以所述光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、保护层以及部分层间绝缘层形成沟槽；去除所述光刻胶图形、隔离层和底部抗反射层。所述方法可避免在刻蚀形成沟槽的过程中产生底切。
文档编号H01L21/311GK102054751SQ200910198349
公开日2011年5月11日 申请日期2009年11月5日 优先权日2009年11月5日
发明者王琪 申请人:中芯国际集成电路制造(上海)有限公司