具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法

专利名称：具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法
具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法 关联申请的交叉引用
无

背景技术：
功率半导体器件当前用于以适中的电压电平切换大电流量。需要将它们热耦合于相对大型的散热件，该散热件是大体积的并且需要组装。通常，为了安全，在功率器件和散热件之间还必需具有电绝缘层。电绝缘层可通过封装模制来提供，或通过设置在封装件的金属部分(例如露出的芯片桨)和散热件之间的介电材料板来提供。第一种方法具有相对低劣的导热率。第二种方法使散热件的组装更为复杂。
发明简述 作为作出其发明的一部分，发明人发现需要一种用于功率半导体器件的低成本芯片封装件，该封装件提供高功率耗散能力、高电压隔绝(即高击穿强度)以及与芯片的高电流电气互连。然而，同时实现这些目标在现有技术中是困难的。 因此，根据本发明的第一概括示例性实施例针对一种包括集成在一起的引线框、至少一个半导体芯片和散热件的半导体芯片。引线框具有第一表面、与其第一表面相对的第二表面、芯片附连区域、设置成与芯片附连区域相邻的突片以及电耦合于突片的至少一条引线。该半导体芯片具有第一表面，该第一表面在引线框第一表面处设置在芯片附连区域上；第二表面，该第二表面与其第一表面相对；第一电极，该第一电极设置在芯片的第一表面上并电耦合于芯片附连区域；以及第二电极，该第二电极设置在芯片的第二表面上。散热件设置在半导体芯片的第二表面和引线框的突片上。散热件具有带第一表面和第二表面的电绝缘性基板、设置在基板第一表面上的导电层以及设置在基板的第二表面上的导热层。导电层具有电耦合于芯片的第二电极的第一部分以及电耦合于引线框的突片的第二部分。示例性半导体芯片还包括设置在散热件和引线框之间并粘附于散热件和引线框的电绝缘材料的本体。 通过该示例性结构，可构造出一种用于半导体功率器件的健全和紧凑的半导体芯片封装件，这种封装件具有高功率耗散能力和极好的电压隔绝以适应高电压场合。导电层和引线框提供与芯片的高电流连接。该结构也通过封装件的上、下表面提供器件的双重冷却路径，且用户能容易地将外部散热件附连于封装件的上表面以进一步冷却而不需要使用电绝缘粘合剂。 根据本发明的第二概括示例性实施例针对一种制造半导体芯片的方法。该方法包括将引线框、至少一个半导体芯片和散热件组装在一起。该引线框具有第一表面、与其第一表面相对的第二表面、芯片附连区域、设置成与芯片附连区域相邻的突片以及电耦合于突片的至少一条引线。至少一个半导体芯片具有第一表面；与其第一表面相对的第二表面；设置在芯片第一表面上的第一电极以及设置在芯片第二表面上的第二电极。芯片的第一表面设置在引线框的芯片附连区域，且芯片的第一电极通过导电粘合剂的本体电耦合于芯片附连区域。散热件具有含第一表面和第二表面的电绝缘性基板；设置在基板的第一表面上的导电层以及设置在基板的第二表面上的导热层。散热件设置在半导体芯片的第二表面 上，且带导电层的引线框的突片具有电耦合于芯片的第二电极的第一部分以及电耦合于引 线框的突片的第二部分。该示例性方法还包括将电绝缘材料本体设置在散热件和引线框之 间并粘附于散热件和引线框。 本发明的上述示例性实施例和其它实施例记载于参照附图的详细说明中。在附图
中，相同的附图标记可表示相同的部件并且对这些部件的说明不再予以重复。 附图简述

图1示出根据本发明的半导体芯片封装件的示例性实施例的立体俯视图。
图2示出根据本发明的半导体芯片封装件的示例性实施例的底视图。 图3示出根据本发明的半导体芯片封装件的示例性实施例的侧视图。 图4示出根据本发明的在图1-3中所示示例性实施例的组件在组装前的并排视图。 图5-8示出通过根据本申请的第一发明的示例性方法的制造期间的示例性半导 体芯片的横截面图。
图9-11示出通过根据本申请的示例性方法的制造期间的示例性半导体芯片的横截面图。
图12示出示例性系统300的侧视图。
发明的详细说明 下面参照附图对本发明进行更为全面地说明，附图中示出本发明的示例性实施 例。然而，本发明可以不同形式表现并且不应当解释成局限于本文所述的实施例。相反，提 供这些实施例是为了使本公开更为彻底和完整并将本发明的范围充分传达给本领域内技 术人员。在附图中，为了清楚可将各个层和区的厚度夸大显示。相同的附图标记用来表示 整个说明书中相同的部分。这些部分对于不同实施例具有不同的相互关系和不同的位置。
要理解，当一个层被表示为"在另一个层或基板上"时，该层可直接在另一层或基 板上，或者也可以存在中间层。要理解当例如层、区域或基板的部分被表示为"在……上"、 "连接于"、"电连接于"、"耦合于"或"电耦合于"另一部分时，它可直接在另一部分之上、直 接连接或耦合于另一部分，或者可以存在一个或多个中间部分。相比而言，当一个部分被表 示为"直接在……上"、"直接连接于"或"直接耦合于"另一部分或层时，则不存在中间的部 分或层。本文中使用的术语"和/或"包括一个或多个关联的列出项的任意组合或全部组合。 本文中使用的术语仅用于阐述本发明的目的并且不应当解释成限制本发明的含 义或范围。如本说明书中使用的，除非就背景而言明确地指示某一具体情况，否则单数形式 可包括复数形式。另外，本说明书中使用的用语"包括"和/或"包含"既不限定所提到的 形状、数目、步骤、动作、操作、部件、部分和/或其组群，也不排除一个或多个其它不同的形 状、数目、步骤、操作、部件、部分和/或其组群或其附加物的存在或新增。为了便于说明，例 如"在 之上"、"高于"、"在 上面"、"在 下"、"在 之下"、"低于"、"较低"等空间
关系术语在本文中可用来描述一个部分或特征如图所示相对于另一部分或特征的关系。要 理解，这些空间关系术语旨在涵盖器件在使用或工作中除附图中绘出的方向外其它不同的 器件方向(例如封装件)。例如，如果附图中的器件翻转，则表述为对其它部分或特征为"低于"或"在……之下"或"在……下"关系的部分则与其它部分或特征为"高于"或"在…… 上方"的关系。因此，示例性术语"高于"可涵盖高于和低于方向两者。 如本文使用的，例如"第一"、"第二"等术语用来描述各个部件、组件、区域、层和/ 或部分。然而，这些部件、组件、区域、层和/或部分显然不受这些术语的约束。这些术语仅 用来使一个部件、组件、区域、层或部分区别于另一部件、组件、区域、层或部分。因此，将要 描述的第一部件、组件、区域、层或部分也可指第二部件、组件、区域、层或部分而不脱离本 发明的范围。 图1示出根据本发明的半导体芯片封装件的示例性实施例100的立体俯视图，其 中封装件100以功率四方平板形无引线封装件("PQFN")形式出现。封装件100包括具 有下文中描述的第一多条引线114的引线框110以及包封住半导体芯片和散热件的电绝缘 模制材料本体150，该封装件100以薄外形且具有上表面、下表面和四个侧面的正平行六面 体的形式出现。为此，称该封装件为"四方平板形"。引线框110设置在封装件100的下表 面，而散热件设置在封装件100的上表面。散热件的可包括金属的导热上层132示出于图1 中。导热层132与封装件中的电压电隔绝，而外部散热件(在封装件100外部)可热耦合 于导热层132，而没有使高电压耦合于外部散热件的风险。图2示出半导体芯片封装件100 的底视图。这里，可以看出引线框110还包括芯片附连区域115(例如芯片桨)和第二组多 条引线116。引线114和116具有与封装件的下表面和侧表面平齐的表面，且引线不延伸过 封装件表面(为此，封装件被称为"无引线"以表示没有引线延伸过封装件本体)。在封装 件100中，如图所示，半导体芯片安装于芯片附连区域115并可具有电耦合于芯片附连区域 的一个表面的表面电极。由模制材料本体150露出的芯片附连区域115另一表面可通过例 如焊料的导电粘合剂本体电耦合于互连板。导电粘合剂，尤其是焊料粘合剂，还使芯片附连 区域115热耦合于互连板。 图3示出将模制材料本体150的多个部分去除后的半导体芯片封装件100的侧视 图。如图所示，引线框110具有第一表面111、与第一表面111相对的第二表面112、芯片附 连区域115以及引线114和116，其中引线116电耦合于芯片附连区域115。封装件100还 包括半导体芯片120，该半导体芯片120具有在引线框110的第一表面111处设置在芯片 附连区域115上的第一表面121以及与其第一表面121相对的第二表面122。半导体器件 120可包括垂直功率晶体管，该功率晶体管具有设置在其第一表面121处的第一电流传导 电极125 (例如漏极)、设置在其第二表面122处的控制电极124 (例如栅极)以及同样设置 在其第二表面处的第二电流传导电极126 (例如源极)。第一 电流传导电极125通过可包含 焊料的导电粘合剂本体117电耦合于芯片附连区域115。 半导体芯片封装件100还包括设置在半导体芯片120的第二表面122上的散热件 130。散热件130具有包含第一表面141和第二表面142的电绝缘性基板140 ;设置在基 板的第一表面141上的第一导电层131和第二导电层132以及设置在基板的第二表面142 上的导热层132。第二导电层133的一部分面向半导体芯片120的控制电极124并通过可 包含焊料的导电粘合剂本体137电耦合于该控制电极124。第二导电层133的另一部分面 向保持引线114的突片T并通过导电粘合剂本体137电耦合于该突片T。如此，电极124电 耦合于引线114。粘合剂掩模层135(例如焊料掩模)可在基板140的表面141处设置在导 电层131U33上，以确保本体137不回流到一起(这会减小其高度并可能降低其导电性)。
6以同样的方式，第一导电层131的第一部分面向半导体芯片120的第二导电电极126并通 过包含焊料的导电粘合剂本体137电耦合于第二导电电极126。如下面结合图4所述的那 样，第一导电层131的第二部分面向保持其它引线的突片并通过导电粘合剂本体137电耦 合于该突片。 为了更好地观察芯片120和导电层131、133之间的电连接，图4示出一并列视图， 在图4左侧的引线框110的第一表面111上设有芯片120，在图4右侧的散热件130具有基 板140的第一表面141和导电层131、133。这里，可以看出导电粘合剂本体137被设置在芯 片120的电极124U26上，并设置在保持引线114的引线框110的两个突片T上(三条引 线由一个突片保持而另一引线由另一突片保持)。粘合剂掩模层135(例如焊料掩模)被 设置在导电层131U33的诸个部分上以限制粘合剂本体的流动，并防止它们流到一起。在 经组装的封装件中，散热件130的第一表面141翻转并置于引线框110和芯片120上方，如 图中的箭头符号所示那样。这样一来，第一导电层131的最下部将面向将三条引线114保 持在一起的引线框110最左面的突片T，并通过导电粘合剂本体137电耦合于该突片T。另 外，第一导电层131的两个中央部分将面向芯片120的电极126的两相应部分，并通过导电 粘合剂本体137电耦合于电极126。在第二导电层131带有芯片120的每个电极124的各 个部分和引线框110的最右侧突片T之间可作出类似的电气互连，这使电极124电耦合于 最右侧的引线114。 为了帮助组装带引线框110和芯片120的散热件130，引线框110还可包括一个或 多个垂直对齐突片113，每个突片113沿引线框110的一侧设置。通过将散热件130设置在 芯片120和引线框110上，突片113仅接触基板140的电绝缘材料，由此防止导电层131、 133和引线框IIO之间的电气短路。也就是说，导电层131和133从基板140的边至少插入 到面向突片113的区域中。垂直突片113可通过传统引线框压印工艺轻易地形成。在最初 的压印步骤中，每个突片113的材料连同界定引线框的其它组件可由库存材料界定。在后 续的压印步骤中，每个突片的远端部可沿垂直方向弯折。在示例性实施例中，两个或多个突 片113中的每一个与基板140的边相隔0. 5mm并可接触基板140的边。
导热层132可由例如铝(Al)、铝合金、铜(Cu)、铜合金的高导热率金属构成。导 电层131和133可由例如铜(Cu)的导电性良好的材料构成，在组装前可在铜的表面涂覆 镍(Ni)子层或金(Au)层以防止氧化。层131和133可具有l密耳-4密耳范围( 25 微米至 200微米)或更大的厚度，以支持芯片120的高电流水平。基板140较佳地具有 0. 5-2. Omm的厚度、至少1瓦/公制开氏温度(W/mK)的导热率以及至少50伏的击穿电压。 基板140典型地具有10W/mK-100W/mK范围的导热率，以及100-600伏范围的击穿电压。在 一些实施例中，击穿电压较佳为200伏或更大，最佳为400伏或更大。基板140可包括一种 或多种陶瓷材料的组合物、填充有导热微粒(例如填充的环氧树脂)的电绝缘聚合物、导热 塑料或上述内容的两种或更多种组合。陶瓷材料包括金属氧化物和金属氮化物。示例性金 属氧化物包括A1203和BeO，而示例性金属氮化物包括A1N和SiN。填充有导热微粒的电绝 缘聚合物可包括填充有一种或多种带电陶瓷材料的环氧树脂构成。导热性塑料材料具有至 少1W/mK的导热率，并包括一种或多种聚合物材料的同类成分，并具有微粒和/或粉末形式 并以同质方式与聚合物混合的一种或多种固体填充物材料。 一种示例性导热材料是韩国京 畿道的IlKwang聚合物有限责任公司的CooIpoly⑧。CooIpoly⑧包括液态结晶聚合物以及一种或多种填充物，并具有同质的成分。 层131-133可通过任何传统工艺粘附于基板140的表面。基板140和层131-133 可统一包括直接粘结的铜(DBC)基板、绝缘金属(IMS)基板等。示例性直接粘结的铜基板 包括例如氧化铝的陶瓷材料薄板，且铜薄板通过高温氧化工艺粘附于陶瓷薄板的每个表面 (铜和基板在包含30ppm左右的少量氧气的氮气氛中被加热至一受控的温度，这在每个铜 薄板和陶瓷材料中存在的氧化物之间形成铜_氧共晶粘合层)。示例性绝缘金属基板包 括例如铝或铜薄板的金属薄板，该金属薄板由介电材料层覆盖(典型为基于环氧树脂的材 料)，该绝缘材料层则由铜层覆盖。铝或铜薄板可提供导热层132，并可对铜层布图以提供 导电层131和133。 本发明的特征提供健全和紧凑的PQFN半导体芯片封装件，该封装件具有很高的 热性能、适用于高电压功率场合的极好的电压绝缘性，并为器件提供通过封装件上表面和 下表面的双重冷却路径。这些特征进一步提供使用户方便地将外部散热件附连于封装件的 上表面的能力，以实现进一步冷却而不需要使用电气绝缘粘合剂(所述粘合剂一般具有比 金属焊料更低的导热率)。基板140、层131 — 132和导热粘合剂本体137提供从半导体芯 片120至封装件上表面的高导热率路径，同时提供极好的介电击穿强度和高电压隔绝以满 足高电压功率器件的安全要求。它们也使芯片120的电极124、126通过附加的导电粘合 剂本体137和引线框突片T互连于引线114的边岸。较佳由一种或多种金属构成的导热层 132向外部散热件提供高导热率和高连接能力以实现额外的散热能力。引线框110和电绝 缘材料150为封装件提供功率四方平板形无引线封装件("PQFN")形式以便安装在互连基 板上。引线框110的突片113帮助在组装期间将散热件130定位在芯片120和引线框110 的上方，这可通过多种自动安装机器来完成。 应当理解可将一个以上的芯片组装在引线框110的第一表面112，使它们的上表 面借助形成在导电层131中的图案与引线114互连。与仅使用引线框的标准封装件不同， 导电层131可灵活地布图(即方便地调整)以符合组装在引线框110上的一个或多个半导 体芯片上的电极布局，并可进一步布图以在两个或多个芯片和引线114之间提供互连。在 这些例子和上面给出的例子中，可布图和使用粘合剂掩模135以防止层131的图案之间的 焊料或粘合剂意料之外的曼延。 参照图5-11说明制造示例性半导体芯片封装件100的示例性方法。参照图5，引 线框IIO和半导体芯片120可组装在一起。例如焊膏之类的导电性粘合剂本体117可设置 在芯片附连区域115和/或芯片120的电极125上，且半导体芯片120可设置在芯片附连区 域115上，其第一表面121面向芯片附连区域115。接着，导热性粘合剂本体137可设置在 芯片120的电极124和126上，如图6所示。此后，可将散热件130设置在芯片120和引线 框110的突片T上，如图7所示。可使用传统的拾取和放置设备。如果存在垂直突片113， 则设备可使用该突片113来使散热件130的位置对齐于引线框110。接着，在导热性粘合剂 本体117、137含有焊料的情形下，组装件暴露于回流工艺，这使本体117和137回流并粘附 于芯片桨115、电极124-126以及导电层131和133。在导电性粘合剂本体117U37由例如 填充有焊料的环氧树脂(这可应用于低功率场合)的导电性聚合物构成的情形下，本体117 和137例如通过化学反应、暴露于紫外线和/或暴露于热源而固化。在上述对本体117、 137 的加工工艺中，突片113将散热件130保持在适当位置。所得到的组合件如图8所示。
8
参见图9，接着将电绝缘材料本体150设置在散热件130上以及其侧边周围，设置 在突片113和引线框110的其它露出部分上以及半导体芯片120和导电性粘合剂本体117、 137的侧边周围。该模制工艺的结果是粗制的封装件本体150'，该本体150'延伸高过散热 件130的导热表面132。电绝缘材料本体150'粘附于散热件130的基板140的两个表面 的各个部分。可使用简单的模制操作来形成粗制的封装件本体150'。引线框110的后表 面较佳地保持露出以便将热量传导至成品封装件所要附连至的基板。在模制工艺前，背支 承薄板可附连于引线框110的第二表面112以保持模制金属不会覆盖住芯片附连区域115 和引线114、116的下表面。也可采用其它公知的技术来防止模制材料覆盖住这些区域。接 着，将粗制的封装本体150'的上表面削平以露出导热层132。可采用激光烧蚀或其它磨削 工艺。例如，可使用由DISCO公司制造的DFS8910表面平整机。这种加工的结果示出于图 3中。 另一示例性方法结合图10-11和图8-9予以说明。参照图IO，半导体芯片120和 散热件130可组装在一起。可使用传统拾取和安置设备。在组装前，导电性粘合剂本体137 可设置在耦合于芯片120的电极124U26和耦合于引线框110的突片T的部分131和133 上。此后，可将例如焊膏的导电性粘合剂本体117设置在芯片附连区域115上，并将半导体 芯片120和散热件130的组合件设置在芯片附连区域115和引线框110的突片T上，如图 ll所示。可使用传统的拾取和安置设备。如果存在垂直突片113，则它们可由该设备使用以 使散热件130的位置对齐于引线框110。接着，在导热性粘合剂本体117U37由焊料构成的 情形下，组合件暴露于回流工艺，这使本体117、 137回流并粘结于芯片桨115、电极124-126 以及导电层131、133。在导热性粘合剂本体117U37由例如填充有焊料的环氧树脂(这可 应用于低功率场合)的导电性聚合物构成的情形下，本体117和137例如通过化学反应、暴 露于紫外线和/或暴露于热源而固化。所得到的组合件基本与图8所示的相同。
然后，与之前描述的示例性方法相同，随后将电绝缘材料本体150设置在散热件 130上以及其侧边周围，设置在突片113和引线框110的其它暴露部分上以及半导体芯片 120和导电性粘合剂本体117、137的侧边周围。该模制工艺的结果是粗制的封装件本体 150'，该本体150'延伸高过散热件130的导热表面132，如图9所示。另外，与之前描述的 示例性方法相同，将粗制的封装本体150'的上表面削平以露出导热层132，如图IO所示。 如前面那样，可采用激光烧蚀或其它磨削工艺。 要理解，本文公布和要求保护的方法的任何动作的执行不一定预示着另一动作的
完成。这些动作可相对于彼此以任何时序执行(例如时间顺序)，包括多个动作的同时执行
和交替执行(交替执行例如发生在两个或更多个动作部分以混排方式执行时)。因此，可以 理解尽管本申请的方法权利要求叙述了 一组动作，但这些方法权利要求不局限于权利要求
语言中列出的动作顺序，而是覆盖了所有上述可能的顺序，包括动作的同时执行和交替执 行以及上文中未明确给出的其它可能顺序，除非权利要求语言另有规定(例如明确声明一 个动作早于或晚于另一动作)。 图12是包含具有多个电气互连焊区315的互连基板310以及设置在互连基板310 的上表面上的封装件100的示例性系统300的侧视图。封装件100的引线114、116和芯片 附连区域115电耦合于各焊区315。系统300还包括通过各粘合剂本体305电耦合于互连 基板310的各焊区315的电气封装件304。封装件304可通过设置在互连基板310中或上
9的一个或多个电气迹线311电耦合于封装件100。散热件290可通过一层导热粘合剂295 在导热层132处附连于封装件100。 上述半导体芯片封装件可用于电气组合件中，该电气组合件包括其上安装有多个
封装件的电路板。它们也可用于例如功率控制器、电源、计算机等系统。 对"一"、"一个"和"该"的任何引述旨在表示一个或多个，除非明确指示相反情况。 本文中采用的术语和表达作为描述性而非限定性术语，并且不打算使用这些术语
和表达来排除所示和所描述的特征等效物，可以意识到在本发明要求保护范围内的各种修
改是可行的。 另外，本发明的一个或多个实施例的一个或多个特征可与本发明其它实施例的一 个或多个特征结合而不会脱离本发明的范围。 尽管已结合所示实施例对本发明进行了具体说明，然而要理解，可基于当前公开 而作出各种替代、修改、调整和等效结构，并且它们都落在本发明和所附权利要求书的范围 内。
权利要求
一种半导体芯片封装件，包括引线框，所述引线框具有第一表面、与其第一表面相对的第二表面、芯片附连区域、设置成与所述芯片附连区域相邻的第一突片以及电耦合于所述第一突片的至少一条引线；半导体芯片，所述半导体芯片具有在所述引线框的第一表面处设置在所述芯片附连区域上的第一表面以和其第一表面相对的第二表面；设置在所述芯片的第一表面上并电耦合于所述芯片附连区域的第一电极；以及设置在所述芯片的第二表面上的第二电极；散热件，所述散热件设置在所述半导体芯片的所述第二表面和所述引线框的所述第一突片上，所述散热件具有含第一表面和第二表面的电绝缘性基板；设置在所述基板的第一表面上的第一导电层以及设置在所述基板的第二表面上的导热层，所述第一导电层具有通过导电性粘合剂的第一本体电耦合于所述芯片的第二电极的第一部分以及通过导电性粘合剂的第二本体电耦合于所述引线框的第一突片的第二部分；以及设置在所述散热件和所述引线框之间并粘附于所述散热件和所述引线框的电绝缘材料本体。
2. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘材料的本体粘附于所述散热件的基板的两个表面的各部分。
3. 如权利要求1所述的半导体芯片封装件，其特征在于，所述半导体芯片还包括设置在所述芯片的第二表面上的第三电极，其中所述引线框还具有第二突片，以及其中所述散热件还具有设置在所述电绝缘性基板的第一表面上的第二导电层，所述第二导电层具有面向芯片的第三电极并通过导电性粘合剂的第三本体与之电耦合的第一部分；以及面向所述第二突片并通过导电性粘合剂的第四本体与之电耦合的第二部分。
4. 如权利要求3所述的半导体芯片封装件，其特征在于，还包括设置在所述第一和第二导电层的各部分上的粘合剂掩模层。
5. 如权利要求1所述的半导体芯片封装件，其特征在于，还包括设置在所述第一导电层的至少一部分上的粘合剂掩模层。
6. 如权利要求1所述的半导体芯片封装件，其特征在于，所述引线框还具有多个对齐突片，每个对齐突片沿所述引线框的一侧设置并从所述引线框的第一表面向所述散热件延伸离开。
7. 如权利要求1所述的半导体芯片封装件，其特征在于，所述第一导电层从所述电绝缘性基板的边缘插入。
8. 如权利要求1所述的半导体芯片封装件，其特征在于，所述导热层包括下面的一个或多个铝、铝合金、铜、铜合金。
9. 如权利要求1所述的半导体芯片封装件，其特征在于，所述第一导电层包括铜。
10. 如权利要求l所述的半导体芯片封装件，其特征在于，所述电绝缘性基板具有0. 5mm至2mm范围内的厚度。
11. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板具有至少为1瓦/米-开尔文(W/mK)的导热率。
12. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板具有至少为10W/mK的导热率。
13. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板具有至少 为50伏的电压击穿电压。
14. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板具有至少 为IOO伏的电压击穿电压。
15. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板包括一种 或多种陶瓷材料。
16. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板包括填充 有导热微粒的电绝缘聚合物。
17. 如权利要求1所述的半导体芯片封装件，其特征在于，所述电绝缘性基板包括导热 塑料。
18. 如权利要求1所述的半导体芯片封装件，其特征在于，所述散热件包括直接粘附的 铜基板或绝缘的金属基板。
19. 如权利要求1所述的半导体芯片封装件，其特征在于，所述封装件具有矩形平行六 面体形状，且所述引线不延伸超过所述封装件。
20. —种包含互连基板和附连于所述互连基板的如权利要求1所述的半导体芯片封装 件的系统。
21. —种制造半导体芯片封装件的方法，所述方法包括将引线框、至少一个半导体芯片和散热件组装在一起，所述引线框具有第一表面、与其 第一表面相对的第二表面、芯片附连区域、设置成与所述芯片附连区域相邻的突片以及电 耦合于所述突片的至少一条引线，所述至少一个半导体芯片具有第一表面、与其第一表面 相对的第二表面、设置在所述芯片的第一表面上的第一电极以及设置在所述芯片第二表面 上的第二电极，所述芯片的第一表面设置在所述引线框的芯片附连区域上，且所述芯片的 第一电极通过导电粘合剂本体电耦合于所述芯片附连区域，所述散热件具有含第一表面和 第二表面的电绝缘性基板；设置在所述基板的第一表面上的导电层以及设置在所述基板的 第二表面上的导热层，所述散热件设置在所述半导体芯片的所述第二表面上，且带导电层 的所述引线框的所述突片具有电耦合于所述芯片的第二电极的第一部分以及电耦合于所 述引线框的突片的第二部分；以及将电绝缘材料本体设置在所述散热件和所述引线框之间并粘附于所述散热件和所述 引线框。
22. 如权利要求21所述的方法，其特征在于，将引线框、至少一个半导体芯片和散热件 组装在一起包括将所述半导体芯片和引线框组装在一起，之后将所述散热件组装在所述半 导体芯片和所述引线框上。
23. 如权利要求21所述的方法，其特征在于，将引线框、至少一个半导体芯片和散热件 组装在一起包括将所述半导体芯片和散热件组装在一起，之后将所述散热件和半导体芯片 组装在所述引线框上。
24. 如权利要求21所述的方法，其特征在于，所述导电性粘合剂本体包括焊料，并且将 引线框、至少一个半导体芯片和散热件组装在一起包括使所述焊料回流。
全文摘要
本发明披露一种用于高电压、高功率场合的PQFN半导体芯片封装件、使用该封装件的系统以及该封装件的制造方法。示例性封装件包括引线框、设置在引线框上的半导体芯片以及设置在半导体芯片和引线框上并集成在封装件的模制材料中的散热件。该散热件具有带高击穿电压的电绝缘性基板以及设置在将半导体与引线框的一条或多条引线电气互连的基板的第一表面上的一个或多个导电层。
文档编号H01L23/495GK101752326SQ20091026158
公开日2010年6月23日 申请日期2009年12月16日 优先权日2008年12月17日
发明者A·V·赫雷斯, R·N·马纳塔德, 孙焌瑞 申请人:费查尔德半导体有限公司