专利名称：集成纵向沟道soi ldmos器件单元的制作方法
技术领域：
本实用新型属于微电子技术领域，涉及一种集成纵向沟道(VC) SOI (绝缘层上半导体)LDMOS (横向双注入金属-氧化物-半导体场效应晶体 管)器件单元。
背景技术：
SOI LDMOS器件由于其较小的体积、重量，较高的工作频率、温度和较 强的抗辐照能力，较低的成本和较高的可靠性，作为无触点高频功率电子 开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电 力电子、交通工具电力电子和射频通信等技术领域具有广泛应用。常规SOI nL固OS是在SOI衬底的n—漂移区上形成场氧化层；在近源极端釆用双离子 注入多晶硅自对准掺杂技术形成短沟道nMOSFET及多晶硅栅场板，附加p+ 离子注入惨杂实现piell接触；由多晶硅栅引出栅极金属引线，n+p+区引 出源极金属引线；在近漏极端通过磷离子注入掺杂形成n型缓冲区，在该 掺杂区进行大剂量高能磷、砷离子注入形成漏极区并引出金属漏极。该SOI LDMOS器件导通时，其导电沟道位于顶层正表面，且为横向沟道，栅场板覆 盖于较厚的栅氧化层上，导致通态电流向漂移区正表面集中，扩展电阻 大，漂移区电导调制效应不均匀，通态电阻大，通态压降高，通态电流 小，而通态功耗高，器件工作效率低，温升快，不利于提高器件和系统可 靠性、节省能源与保护环境。
发明内容
本实用新型的目的在于针对现有技术的不足，提供一种具有纵向沟 道、纵向栅场板、台阶式体漏极的SOI LDMOS器件单元的结构，引导漂移 区电流均匀分布，明显改善扩展电阻、电导调制效应，从而显著改善SOILDM0S器件通态和断态性能及可靠性。
本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触 区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极 区、接触孔和金属电极引线。
隐埋氧化层将衬底和漂移区完全隔离。在漂移区一侧的缓冲区中设置 漏极区。在漂移区的另一侧刻蚀深槽设置纵向栅介质层、多晶硅栅和金属 栅电极。在临近纵向栅介质层的漂移区上部设置阱区。在阱区远离纵向栅 介质层一侧设置阱接触区，紧邻纵向栅介质层一侧设置源区。在纵向栅介 质层、多晶硅栅、介于阱区和漏极区之间的漂移区上部设置场氧化层并覆 盖源区、阱区和漏极区的边缘。在栅极区、紧密接触的源极区和阱区、漏 极区上表面设置接触孔。在接触孔上设置金属源极和漏极。
本实用新型由于将集成SOI LDM0S的沟道方向由横向变为纵向，增加 了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代， 一方面消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低 了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电 阻和通态压降，从而降低了通态功耗；另一方面可以以较短的漂移区获得
较高的断态耐压，基本消除器件层纵向耐压限制，减小芯片面积，改善器
件耐高温特性。
图1为本实用新型的单元结构截面示意图； 图2为本实用新型的单元结构版图示意图。
具体实施方式
如图1和图2所示， 一种集成纵向沟道SOI nLDM0S器件单元包括半导 体基片，隐埋氧化层2将半导体基片分为上下两部分，下部为衬底l，上部 为顶层半导体12;
在顶层半导体12的一侧设置成一个同型较重掺杂半导体区作为LDM0S 的缓冲区14，另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层4;
在临近纵向栅介质层4的顶层半导体12上表面形成一个异型叫重掺杂
半导体区作为LDM0S的体区5—又称阱区；在阱区5中远离纵向栅介质层4 一侧进行阱区5同型重掺杂形成阱区5的欧姆接触区11，临近纵向栅介质 层4 一侧进行阱区5异型重掺杂形成LDM0S的源区6;
在缓冲区14的内部远离纵向栅介质层4 一侧先刻蚀一个浅槽，然后进 行同型重掺杂形成LDM0S的台阶式漏极区15;
纵向栅介质层4外侧覆盖多晶硅层并进行N型中掺杂形成低阻多晶硅
栅3;
在阱区5下面自纵向栅介质层4与顶层半导体12的界面开始到缓冲区 14的边界止的顶层半导体12部分作为LDM0S的漂移区；
在纵向栅介质层4、低阻多晶硅栅3、源区6靠近纵向栅介质层4的部 分、阱区5和漏极区15之间的顶上覆盖厚氧化层并覆盖阱区5和漏极区15 的边缘作为场氧化层8;
在低阻多晶硅栅3表面开出接触孔10，覆盖金属层作为栅电极7，在 源区6与阱区5紧密接触部分开出接触孔10，覆盖金属层并覆盖临近阱区 5 —侧场氧化层8 —小部分作为源极和源场板9，在台阶式漏极区15表面 开出接触孔10，覆盖金属层并适当覆盖缓冲区一小部分作为漏极和漏场板 13。
将图1和图2中的n和p对换则可以得到集成纵向沟道SOI pLDMOS器 件单元结构。
权利要求1、集成纵向沟道SOILDMOS器件单元，包括半导体基片，其特征在于隐埋氧化层将半导体基片分为上下两部分，下部为衬底，上部为顶层半导体；在顶层半导体的一侧设置成一个同型较重掺杂半导体区，作为缓冲区，另一侧刻蚀成一个深槽并在槽壁上生长一薄层绝缘介质作为纵向栅介质层；在临近纵向栅介质层的顶层半导体上表面形成一个异型叫重掺杂半导体区作为阱区；在阱区中远离纵向栅介质层一侧进行阱区同型重掺杂形成阱区的欧姆接触区，临近纵向栅介质层一侧进行阱区异型重掺杂形成源区；在缓冲区的内部远离纵向栅介质层一侧先刻蚀一个浅槽，然后进行同型重掺杂形成台阶式漏极区；纵向栅介质层外侧覆盖多晶硅层并进行N型中掺杂形成低阻多晶硅栅；在阱区下面自纵向栅介质层与顶层半导体的界面开始到缓冲区的边界止的顶层半导体部分作为漂移区；在纵向栅介质层、低阻多晶硅栅、源区靠近纵向栅介质层的部分、阱区和漏极区之间的顶上覆盖厚氧化层并覆盖阱区和漏极区的边缘作为场氧化层；在低阻多晶硅栅表面开出接触孔，覆盖金属层作为栅电极，在源区与阱区紧密接触部分开出接触孔，覆盖金属层覆盖临近阱区一侧场氧化层一部分作为源极和源场板，在台阶式漏极区表面开出接触孔，覆盖金属层部分覆盖缓冲区作为漏极和漏场板。
专利摘要本实用新型涉及集成纵向沟道SOI LDMOS器件单元。现有技术限制了器件结构与主要电学特性的改善。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型将集成SOILDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗，基本消除器件层纵向耐压限制，减小芯片面积，改善器件耐高温特性。
文档编号H01L29/417GK201374335SQ20092011643
公开日2009年12月30日 申请日期2009年3月26日 优先权日2009年3月26日
发明者刘国华, 亮 张, 帆 张, 张海鹏, 徐丽燕, 苏步春 申请人:杭州电子科技大学