专利名称：一种具有p埋层的纵向沟道SOI nLDMOS器件单元的制作方法
技术领域：
本发明属于半导体技术领域，涉及一种具有P型埋层(BPL)的纵向沟道SOI (绝缘层上半导体)nLDMOS (η沟道横向双扩散金属_氧化物_半导体场效应晶体管)器件新结构。
背景技术：
SOI LDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信、物联网等领域具有广泛应用。传统集成纵向沟道SOI nLDMOS是在SOI衬底的 n_型顶层半导体上形成场氧化层；在近源极侧刻蚀成一个深槽并在槽壁上生长一纵向薄栅氧化层，然后在槽中覆盖η型重掺杂的低阻多晶硅栅极，并引出栅极金属引线；在临近纵向栅氧化层的顶层半导体上表面采用Ρ_、η+两次离子注入形成纵向短沟道nMOSFET，附加ρ+离子注入掺杂实现P阱(p-well)欧姆接触，由η+、P+区引出源极金属引线；在近漏极端通过离子注入形成η型缓冲区，在该η型缓冲区刻槽进行η+离子注入形成漏极区并利用欧姆接触引出金属漏极；在P阱区下面自P阱边缘、纵向氧化层与顶层半导体界面开始到缓冲区与漏极区的边界止，位于隐埋氧化层与场氧化层之间的顶层半导体区域均为漂移区。该集成纵向沟道(VC) SOI nLDMOS器件中由于存在厚隐埋氧化层，衬底几乎不参与耐压；当器件工作中遇到电压尖峰时，器件容易被优先横向击穿，严重影响了器件耐压性能的改善，同时较厚的隐埋氧化层将带来严重的自加热效应，影响器件的散热和电学特性的热稳定性，不利于提高器件和系统的可靠性与稳定性。
发明内容
本发明的目的在于针对现有技术的不足，提供一种具有P埋层的纵向沟道SOI nLDMOS器件单元，通过引入纵向的反向偏置pn结承受器件绝大部分纵向耐压，从而大大拓展提高器件横向耐压性能的空间，打破限制器件横向耐压改善的纵向耐压低的瓶颈。本发明包括ρ型半导体衬底、隐埋氧化层、ρ埋层区、η型轻掺杂漂移区、栅氧化层， 隐埋氧化层覆盖在P型半导体衬底上，P埋层区覆盖在隐埋氧化层上，η型轻掺杂漂移区和栅氧化层并排设置在P埋层区上，η型轻掺杂漂移区与栅氧化层相接，η型重掺杂多晶硅栅紧邻栅氧化层设置，η型重掺杂多晶硅栅的一侧与栅氧化层相接。在η型轻掺杂漂移区顶部的两侧分别嵌入ρ型阱区和η型缓冲区，其中P型阱区为P型较重掺杂半导体区，η型缓冲区为η型较重掺杂半导体区，ρ型阱区的一侧与栅氧化层相接；P型阱区的顶部嵌入η型源区和ρ型欧姆接触区，η型源区的一侧与ρ型欧姆接触区相接，η型源区的另一侧与栅氧化层相接，ρ型欧姆接触区设置在η型源区与η型缓冲区之间；η型缓冲区的顶部嵌入η型漏区，ρ型欧姆接触区与η型漏区之间顺序间隔有P型阱区、η型轻掺杂漂移区和η型缓冲区；所述的ρ型欧姆接触区为ρ型重掺杂形成，η型源区和η型漏区为η型重掺杂形成。栅氧化层的顶部设置有第一场氧化层，第一场氧化层覆盖了相邻的栅氧化层的顶部、η型重掺杂多晶硅栅的顶部，以及η型源区顶部的一部分；η型轻掺杂漂移区的顶部设置有第二场氧化层，第二场氧化层覆盖了相邻的ρ型欧姆接触区顶部的一部分、ρ型阱区的顶部、η型轻掺杂漂移区的顶部、η型缓冲区的顶部、以及η型漏区顶部的一部分。金属栅极紧邻η型重掺杂多晶硅栅设置，并与η型重掺杂多晶硅栅的另一侧、以及栅氧化层和第一场氧化层相接。η型源区的顶部设置有金属源极，金属源极覆盖了相邻的第一场氧化层顶部的一部分、η型源区顶部的一部分、ρ型欧姆接触区顶部的一部分、以及第二场氧化层顶部的一部分；η型漏区的顶部设置有金属漏极，金属漏极覆盖了相邻的η型漏区顶部的一部分以及第二场氧化层顶部的一部分。本发明在集成纵向沟道SOI nLDMOS器件结构的η型轻掺杂漂移区与隐埋氧化层间引入P型埋层区，当器件处于正向阻断态，在器件漏极与源极之间存在高电压时，η型轻掺杂漂移区与P型埋层区间的反向偏置ρη结形成的耗尽层能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，同时使用薄隐埋氧化层能够明显减弱器件的自加热效应， 提高器件的散热性能，有利于改善器件热稳定性、耐高温特性，提高器件和系统的可靠性。
图1为本发明的结构示意图； 图2为图1的俯视图3为图1的A-A截面示意图； 图4为图1的B-B截面示意图。
具体实施例方式如图1、2、3和4所示，一种具有P埋层的纵向沟道SOI nLDMOS器件单元，包括ρ 型半导体衬底1、隐埋氧化层2、ρ埋层区3、η型轻掺杂漂移区4、栅氧化层5，隐埋氧化层2 覆盖在P型半导体衬底1上，P埋层区3覆盖在隐埋氧化层2上，η型轻掺杂漂移区4和栅氧化层5并排设置在ρ埋层区3上，η型轻掺杂漂移区4与栅氧化层5相接，η型重掺杂多晶硅栅6紧邻栅氧化层5设置，η型重掺杂多晶硅栅6的一侧与栅氧化层5相接。在η型轻掺杂漂移区4顶部的两侧分别嵌入ρ型阱区12和η型缓冲区15，其中ρ 型阱区12为ρ型较重掺杂半导体区，η型缓冲区15为η型较重掺杂半导体区，ρ型阱区12 的一侧与栅氧化层5相接；ρ型阱区12的顶部嵌入η型源区10和ρ型欧姆接触区11，η型源区10的一侧与ρ型欧姆接触区11相接，η型源区10的另一侧与栅氧化层5相接，ρ型欧姆接触区11设置在η型源区10与η型缓冲区15之间；η型缓冲区15的顶部嵌入η型漏区14，ρ型欧姆接触区11与η型漏区14之间顺序间隔有ρ型阱区12、η型轻掺杂漂移区4 和η型缓冲区15 ；所述的ρ型欧姆接触区11为ρ型重掺杂形成，η型源区10和η型漏区 14为η型重掺杂形成。栅氧化层5的顶部设置有第一场氧化层8-1，第一场氧化层8-1覆盖了相邻的栅氧化层5的顶部、η型重掺杂多晶硅栅6的顶部，以及η型源区10顶部的一部分；η型轻掺杂漂移区4的顶部设置有第二场氧化层8-2，第二场氧化层8-2覆盖了相邻的ρ型欧姆接触区 11顶部的一部分、P型阱区12的顶部、η型轻掺杂漂移区4的顶部、η型缓冲区15的顶部、 以及η型漏区14顶部的一部分。金属栅极7紧邻η型重掺杂多晶硅栅6设置，并与η型重掺杂多晶硅栅6的另一侧、以及栅氧化层5和第一场氧化层8-1相接。η型源区10的顶部设置有金属源极9，金属源极9覆盖了相邻的第一场氧化层8_1 顶部的一部分、η型源区10顶部的一部分、ρ型欧姆接触区11顶部的一部分、以及第二场氧化层8-2顶部的一部分；η型漏区14的顶部设置有金属漏极13，金属漏极13覆盖了相邻的 η型漏区14顶部的一部分以及第二场氧化层8-2顶部的一部分。
权利要求
1. 一种具有P埋层的纵向沟道SOI nLDMOS器件单元，包括P型半导体衬底(1)、隐埋氧化层O)、P埋层区(3)、η型轻掺杂漂移区0)、栅氧化层(5)，其特征在于隐埋氧化层( 覆盖在P型半导体衬底(1)上，P埋层区C3)覆盖在隐埋氧化层(2) 上，η型轻掺杂漂移区(4)和栅氧化层( 并排设置在ρ埋层区C3)上，η型轻掺杂漂移区 ⑷与栅氧化层(5)相接，η型重掺杂多晶硅栅(6)紧邻栅氧化层(5)设置，η型重掺杂多晶硅栅(6)的一侧与栅氧化层(5)相接；在η型轻掺杂漂移区(4)顶部的两侧分别嵌入ρ型阱区(1 和η型缓冲区(15)，其中 P型阱区(12)为ρ型较重掺杂半导体区，η型缓冲区(15)为η型较重掺杂半导体区，ρ型阱区(1 的一侧与栅氧化层( 相接；P型阱区(1 的顶部嵌入η型源区(10)和ρ型欧姆接触区(11)，η型源区(10)的一侧与ρ型欧姆接触区(11)相接，η型源区(10)的另一侧与栅氧化层( 相接，P型欧姆接触区(U)设置在η型源区(10)与η型缓冲区(15)之间；η型缓冲区(1 的顶部嵌入η型漏区(14)，ρ型欧姆接触区(11)与η型漏区(14)之间顺序间隔有P型阱区(12)、η型轻掺杂漂移区(4)和η型缓冲区(15)；所述的ρ型欧姆接触区(11)为P型重掺杂形成，η型源区(10)和η型漏区(14)为η型重掺杂形成；栅氧化层(5)的顶部设置有第一场氧化层(8-1)，第一场氧化层(8-1)覆盖了相邻的栅氧化层(5)的顶部、η型重掺杂多晶硅栅(6)的顶部，以及η型源区(10)顶部的一部分； η型轻掺杂漂移区(4)的顶部设置有第二场氧化层(8-2)，第二场氧化层(8- 覆盖了相邻的P型欧姆接触区(11)顶部的一部分、P型阱区(12)的顶部、η型轻掺杂漂移区的顶部、η型缓冲区(15)的顶部、以及η型漏区(14)顶部的一部分；金属栅极(7)紧邻η型重掺杂多晶硅栅(6)设置，并与η型重掺杂多晶硅栅(6)的另一侧、以及栅氧化层( 和第一场氧化层(8-1)相接；η型源区(10)的顶部设置有金属源极 (9)，金属源极(9)覆盖了相邻的第一场氧化层(8-1)顶部的一部分、η型源区(10)顶部的一部分、P型欧姆接触区(U)顶部的一部分、以及第二场氧化层(8- 顶部的一部分；11型漏区(14)的顶部设置有金属漏极(13)，金属漏极(1 覆盖了相邻的η型漏区(14)顶部的一部分以及第二场氧化层(8- 顶部的一部分。
全文摘要
本发明涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本发明包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本发明在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。
文档编号H01L29/06GK102157561SQ20111005631
公开日2011年8月17日 申请日期2011年3月10日 优先权日2011年3月10日
发明者刘怡新, 吴倩倩, 孔令军, 张海鹏, 汪洋, 许生根, 赵伟立 申请人:杭州电子科技大学