专利名称：一种超结形成方法
技术领域：
本发明属于微电子元器件制造领域，特别是一种超结形成方法。
背景技术：
金属氧化物半导体场效应晶体管(M0SFETS )是功率开关器件的一种常用类型。一个MOSFET器件包括一个源区，一个漏区，一个在源和漏区之间延伸的沟道区，以及在沟道区部近提供的一个栅结构，该栅结构包括一个导电的栅电极层，它被安置在该沟道区部近但又被一层薄的电介质层和沟道区隔开。超结器件(super junction devices)在一个常规的η —沟道超结器件中，用多个高掺杂扩散η型和P型区来代替一个低掺杂η型外延区。 在通状态下，电流流过高掺杂η型区，它使通态电阻(Rdson)变小。而在断状态下，该高掺杂 η型和P型区耗尽或互相补偿以提供一个高的击穿电压(BVdss)，与普通高压MOSFET相比， Cool MOS (一种super junction结构做成的mos结构)利用了超结(super junction)的概念，能够显著减小芯片面积。以600伏的功率晶体管为例，使用超结结构的导通电阻只有相同面积传统功率晶体管的20%。而且其输出电容，输入电容也同步降低，工作频率特性得到提高。超结结构的实现一般使用多次注入，多层外延形成超结的方案。如CN101189710A 所述，其制造方法如下，包括提供具有沟槽和台面的半导体衬底，至少一个台面具有第一和第二侧壁，用第二导电类型的掺杂剂掺杂台面的第一侧壁，并用第二导电类型的掺杂剂掺杂台面的第二侧壁，然后用第一导电类型的掺杂剂掺杂台面的第一侧壁，并用第一导电类型的掺杂剂掺杂所述至少一个台面的第二侧壁，然后至少将与所述至少一个台面相邻的沟槽用氧化物材料加上衬里，然后填充上半绝缘材料和绝缘材料中的一种。虽然其可制得超结，但工艺非常复杂，成本昂贵。
发明内容
本专利提出了一种能简化超结的形成工艺，降低制造成本的超结形成方法。本发明的技术方案是提供一衬底材料； 在该衬底材料体中形成一个蚀刻的深沟槽； 用离子注入的方法，把杂质沿深沟槽槽壁注入； 炉管推进得到超结。作为优选，所述衬底材料为硅衬底。作为优选，所述离子注入的注入角度为5° -10°。作为优选，所述离子注入的注入角度为多个。作为优选，所述离子注入的注入位置从深沟槽底部上移且注入角度依次变大。相比于现有工艺技术，本技术方案可减少制造掺杂区的步骤，简化工艺流程，从而降低制作成本。
图1是本发明蚀刻有深沟槽的衬底材料示意图； 图2是本发明离子注入示意图3是本发明超结形成状态示意图。图中标号如下1-衬底材料，2-深沟槽，3-超结，β-注入角度。
具体实施例方式以下结合附图，对本发明进行详细的描述。如图1、图2和图3所示，提供一衬底材料1，在本实施例中，衬底材料1为硅衬底，在硅衬底材料1体中形成一个蚀刻的深沟槽2 ； 用离子注入的方法，把杂质沿深沟槽2槽壁注入；炉管推进即可得到超结。在本实施例中， 离子注入的注入角度β为4个，所述离子注入的注入位置从深沟槽2底部上移且注入角度 β依次变大，分别为5°、6°、8°和10°。本发明不限于本实施例提供的技术方案，本领域技术人员可以推导出多种方案， 凡是本构思下的各种技术方案都在本申请权利要求书保护范围之内。
权利要求
1.一种超结形成方法，其特征在于包括下列步骤 提供一衬底材料；在该衬底材料体中形成一个蚀刻的深沟槽； 用离子注入的方法，把杂质沿深沟槽槽壁注入； 炉管推进得到超结。
2.按照权利要求1所述的超结形成方法，其特征在于所述衬底材料为硅衬底。
3.按照权利要求1所述的超结形成方法，其特征在于所述离子注入的注入角度为 5° -10° 。
4.按照权利要求1所述的超结形成方法，其特征在于所述离子注入的注入角度为多个。
5.按照权利要求4所述的超结形成方法，其特征在于沟槽底部上移且注入角度依次变大。所述离子注入的注入位置从深
全文摘要
本发明属于微电子元器件制造领域，特别是一种超结形成方法，其包括下列步骤提供一衬底材料；在该衬底材料体中形成一个蚀刻的深沟槽；用离子注入的方法，把杂质沿深沟槽槽壁注入；炉管推进得到超结。本发明可减少制造掺杂区的步骤，简化工艺流程，从而降低制作成本。
文档编号H01L21/336GK102157382SQ20111005624
公开日2011年8月17日 申请日期2011年3月9日 优先权日2011年3月9日
发明者龚挺 申请人:无锡邦普氿顺微电子有限公司