专利名称：平坦化半导体结构的方法
技术领域：
本发明属于微电子元器件制造领域，特别是平坦化半导体结构的方法。
背景技术：
随着微电子制造工艺的进步，图形的精细程度越来越高，线宽越来越小。随之对硅片的平整度要求也越来越高。完整的电路是由分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构。隔离不好会造成漏电、击穿低、闩锁效应等。因此隔离技术是集成电路制造中一项关键技术。对于0.35微米及以上工艺节点的普通CMOS (互补金属氧化物(PM0S管和NMOS管)共同构成的互补型MOS集成电路制造工艺)，普遍使用LOCOS (局部氧化隔离工艺)作为元件与元件之间的电隔离。LOCOS结构的制作过程是利用SiN薄膜掩蔽氧化层的特点，先在器件的有源区覆盖一层SiN，接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最后去除SiN层，形成有源区，在有源区中制作器件。如何减小LOCOS工艺对硅片平整度带来的负面影响是一个非常重要的问题。现有的做法有PBL (Poly Buffered L0C0S，多晶衬垫L0C0Q等方法，其缺点是硅片平整度不高。
发明内容
本发明的目的在于克服现有技术的不足，提供了一种平坦化半导体结构的方法， 可以比现有的L0C0S工艺显著的提高硅片平整度。本发明的技术方案是包括以下工艺流程
(a)提供一硅衬底，使用四甲基氢氧化氨在硅衬底刻蚀出凹槽；
(b)在凹槽区氧化出一层200A- 2000A的氧化层；
(c)在氧化层生长一层氧化硅，将凹槽填平；
(d)把凹槽以外的氧化硅去除。作为优选，所述(d)步骤的方法为化学机械研磨法。
图1是腐蚀出凹槽的硅衬底示意图； 图2是凹槽区制作出氧化层示意图3是氧化硅生成状态示意图； 图4是凹槽以外的氧化硅去除后示意图。图中标号如下1-硅衬底，2-凹槽，3-氧化硅。
具体实施例方式以下结合附图，对本发明进行详细的描述。平坦化半导体结构的方法，其技术特征是包括以下工艺流程(a)提供一硅衬底，使用四甲基氢氧化氨(TMAH)在硅衬底刻蚀出凹槽，如图1所示。(b)在凹槽区氧化出一层200A - 2000A的氧化硅，如图2所示。(c)生长氧化硅，将凹槽填平，如图3所示。(d)用化学机械研磨法把凹槽以外的氧化硅去除，如图4所示。本发明不限于本实施例提供的技术方案，本领域技术人员可以推导出多种方案， 凡是本构思下的各种技术方案都在本申请权利要求书保护范围之内。
权利要求
1.平坦化半导体结构的方法，其技术特征是包括以下工艺流程(a)提供一硅衬底，使用四甲基氢氧化氨在硅衬底刻蚀出凹槽；(b)在凹槽区氧化出一层200A- 2000A的氧化硅；(c)生长氧化硅，将凹槽填平；(d)把凹槽以外的氧化硅去除。
2.按照权利要求1所述的平坦化半导体结构的方法，其特征在于所述(d)步骤的方法为化学机械研磨法。
全文摘要
平坦化半导体结构的方法，属于微电子元器件制造领域，包括以下工艺流程提供一硅衬底，使用四甲基氢氧化氨在硅衬底刻蚀出凹槽；在凹槽区氧化出一层200A–2000A的氧化层；在氧化层生长一层氧化硅，将凹槽填平；把凹槽以外的氧化硅去除。本发明可比现有的LOCOS工艺显著的提高硅片平整度。
文档编号H01L21/762GK102157373SQ20111005624
公开日2011年8月17日 申请日期2011年3月9日 优先权日2011年3月9日
发明者龚挺 申请人:无锡邦普氿顺微电子有限公司