专利名称：场效应晶体管的高-k栅极结构中的界面层再生长控制的制作方法
技术领域：
本发明涉及用于场效应晶体管的栅极结构。具体地，本发明涉及一种栅极结构，所 述栅极结构包括高-K电介质层和位于所述高-K电介质层和所述场效应晶体管的沟道区之 间的界面层。
背景技术：
诸如场效应晶体管之类的半导体器件尺寸的减少继续对于栅极设计和制造提出 新的挑战。当栅极长度减小时，所使用的栅极绝缘层的厚度也必须减小。通常，已经将SiO2 用作栅极绝缘体。然而，因为比约1.0至1.5nm更薄的SiO2层受到不可接受的强栅极泄露 效应，近年来注意力已经转移到包括高-K电介质材料的替代结构。高-K电介质材料允许采用更厚的绝缘层尺寸，同时保持相对较高的栅极电容值。如图1所示，已知的高-K栅极结构使用双层结构，包括高-K栅极材料电介质层4 和界面层2，所述界面层位于高-K电介质层4和场效应晶体管10的沟道区6之间。如图1 所示，晶体管10也包括衬底14中的传统源极和漏极区12，位于所述沟道区6的另一侧上。典型地包括相对的低-K SiO2的图1所示的界面层2的目的是在制造期间作为 高-K电介质层4 (可以是结晶的或者无定形的)生长的籽晶。栅电极8本身形成于高-K电 介质层4的顶部上。栅电极8典型地可以包括金属或多晶硅层。典型地，将隔片(spaCer)5 设置在所述栅极的任一侧上。现有的高-K栅极技术不能满足半导体国际技术策略(ITRS)的需求，ITRS预言了 在2011年对于高性能应用的8 A CETinv (反转情况下的电容等效厚度(等价于4_5 A的标 准氧化物(SiO2)厚度)。在图1所示类型的现有高-K栅极结构中，典型地将界面层2形成 为具有7-12 A的厚度。此外，高-K电介质层4的厚度受到以下事实的限制已知的高-K材料目前不能在 小于约12-15 A的厚度下同质地生长
发明内容
本发明的目的是解决关于结合了高-K电介质的现有栅极结构的上述限制的至少 一些限制。本发明的特定和优选方面在所附独立权利要求和从属权利要求中阐述。可以将来 自从属权利要求的特征组合与独立权利要求的特征适当地组合，而不仅仅是如同权利要求 中明确地阐述的。根据本发明的一个方面，提出了一种具有栅极结构的场效应晶体管。所示栅极结 构包括高-K电介质层。所述栅极结构还包括位于所述高-K电介质层上的栅电极。所述 栅极结构还包括界面层，所述界面层位于所述高-K电介质层和所述场效应晶体管的沟道 区之间。所述界面层包括包含再生长抑制剂的SiO2层。根据本发明的另一个方面，提出了一种形成场效应晶体管的栅极结构的方法。所述方法包括形成栅极叠层，所述栅极叠层一次包括与所述场效应晶体管的沟道区相邻的 SiO2层；所述SiA层上的高-K电介质层；以及所述高-κ电介质层上的栅电极。所述方法 也包括将再生长抑制剂引入到所述SiO2层。所述方法还包括对所述栅极结构退火。在SiA 层中存在的所述再生长抑制剂在所述退火步骤期间抑制了所述S^2层再生长进入所述沟 道区。根据本发明，已经认识到在包括高-K栅极结构的场效应晶体管的制造期间，(在 退火步骤期间)S^2界面层再生长进入所述晶体管的沟道区导致增加了用于栅极绝缘体的 氧化物厚度。还认识到通过抑制所述制造工艺的退火步骤期间界面层的再生长，可以至少 部分地解决减小所述栅极结构中提供的栅极绝缘体总厚度的问题(其中，可以将栅极绝缘 体厚度定义为界面层和高-κ电介质层的组合厚度)。还应该已经认识到，可以在作为大部 分制造方法的一部分而执行的任意退火工艺之前通过将再生长抑制剂引入到界面层中来 实现所述界面层的再生长。根据本发明的实施例，所述再生长抑制剂包括杂质离子。根据本发明的实施例，所 述再生长抑制剂包括从As和P中选择的杂质离子。已经发现将诸如As之类的杂质添加到栅电极(例如所述栅电极可以包括金属或 多晶硅层)对于所述栅电极的功函数产生调节效果。这种调节效果本身可以用于对栅极特 性进行裁剪。然而，如果不需要η-型调节，可以将ρ型掺杂剂添加到所述栅电极，或者可以 将P-型金属栅极用于补偿。在一个实施例中，所述界面层具有范围在3至12Α的厚度。在一个实施例中，所述高-K电介质层具有范围在l-3nm的厚度。在一个实施例中，所述高-K电介质层具有大于15的κ值。具体地，所述高-K电 介质层可以具有范围在15-25的κ值。在一个实施例中，所述As或P杂质离子按照约IO18和约102°at/cm3之间的浓度存 在。例如，所述场效应晶体管可以包括金属绝缘体半导体场效应晶体管(MISFET)、鳍 状场效应晶体管(FinFET)或者沟道场效应晶体管(TrenchFET)。根据本发明的实施例，可以使用离子束注入技术将所述再生长抑制剂引入到所述 SiO2界面层中。用于As杂质的注入能量可以是范围6至8keV，而用于P杂质的注入能量可 以是范围在2至故^。依赖于栅电极(典型地2-15nm厚)和在所述栅电极上设置的任何 帽层(典型地5-lOnm厚)的厚度和材料密度可以使用范围在1 X IO15CnT2至5X IO15CnT2的 剂量水平。也可以将对于离子束注入(例如等离子掺杂(PLAD))的替代技术用于将再生长 抑制剂引入到所述器件中。
随后将参考附图只作为示例描述本发明的实施例，附图中相似的参考符号涉及相 似的元件，其中图1示出了结合了高-K栅极结构的已知场效应晶体管的示例；图2示出了根据本发明实施例的场效应晶体管的示例；图3示出了根据本发明实施例的场效应晶体管的栅极结构的示例；
图4说明了根据本发明实施例的用于制造场效应晶体管的栅极叠层的示例方法 中的各个阶段；图5示出了用于研究将As引入到高-K栅极结构中的效果而执行的试验结果；以 及图6示出了用于研究将P引入到高-K栅极结构的效果而执行的试验结果。
具体实施例方式下面参考附图描述本发明的实施例。本发明实施例可以提供具有比目前能够实现栅极绝缘体更薄的栅极绝缘体的栅 极高-K结构。具体地，已经发现典型地形成用于生长高-κ电介质层的籽晶的界面层在任 何退火步骤期间具有再生长到场效应晶体管的沟道区中的趋势，作为大规模制造工艺的一 部分执行所述退火步骤。还发现通过在执行退火步骤之前将再生长抑制剂引入到所述界面 层中大大地防止了这种再生长。已经发现了在退火步骤之前引入到界面层中的As和P杂 质都可以用作再生长抑制剂。接下来参考体材料MISFET的栅极结构描述本发明。然而应该理解的是所述实施 例只是如何实现本发明的示例。具体地，应该理解的是这里所述类型的栅极结构除了提供 给体材料MISFET之外还可以提供给场效应晶体管。例如，本发明可以应用于诸如FinFET 和沟道FET之类的其他形式的场效应晶体管。图2中示意性地示出了结合了根据本发明实施例的栅极结构的场效应晶体管的 示例。在该示例中，场效应晶体管20包括体材料MISFET，例如M0SFET。场效应晶体管20 包括设置在半导体衬底M的表面处的源极/漏极区22。在传统体材料MOSFET结构中众所 周知的是存在在所述源极/漏极区22之间延伸的沟道区26。在所述沟道区沈上，提供了 栅极结构30。可以在所述栅极结构30的任一侧上设置隔片31。如传统体材料MOSFET那 样，可以将通过栅极结构30在沟道区沈上施加的电势用于控制通过所述沟道区沈在所述 源极/漏极区22之间的传导。图3更加详细地示出了场效应晶体管20的栅极结构30。如在图3中可以看出，将 所述栅极结构30设置在所述MOSFET的沟道区沈上面。该示例中的栅极结构30包括界面 层34，所述界面层形成在所述半导体衬底M的表面上(参见图2)。在所述界面层34的上表面上设置了高-K电介质层38。所述界面层34的目的是 作为所述高-K电介质层38的籽晶层。根据本发明的实施例，在所述高-K电介质层34中 使用的材料的κ值大于15。可以用于形成高-K电介质层38的材料示例包括HF02、&02、 Ti02、Ta205、HfSi0、L￡i203J203和A1203。在一些实施例中，所述高-K电介质层可以包括子层 的叠层，每一个子层包括上述一种或多种高-κ材料。如下所述，所述界面层34本身包括其中已经引入了再生长抑制剂的SiO2。典型地， 所述再生长抑制剂可以采取诸如As离子或P离子之类的杂质形式。其中存在这些杂质的 浓度可以在约IO18和约102°at/cm3。在制造之后，所述再生长抑制剂仍然在所述界面层中。 根据本发明的实施例，所述界面层34的厚度可以在3至12A的范围内。所述高-K电介质层 的厚度可以在1至3nm的范围内。如图3所示，在所述栅极结构30 (包括界面层34和高-K电介质层38)的栅极绝缘体上设置了栅电极40。可以将任意合适的传统材料用于栅电极40的目的。作为示例，所 述栅电极可以包括多晶硅。可选地，所述栅电极38可以包括金属或金属化合物，例如Mo、 Ru、MoO, W、TiN, TaN, WN、MoN, TaC, TaCN, TaCNO, TaSi、HfSi、NiSi，对于每一种化合物具有 可变的化学定量关系。在所述栅电极40包括纯金属的情况下，也可以设置Si帽层。现在将参考图4A至图4D描述制造相对于图2和图3如上所述类型的栅极结构的 示例方法。如图4A所示，制造根据该示例的栅极结构的第一阶段包括在半导体衬底M的表 面上形成栅极叠层44。用于制造所述场效应晶体管的其余特征的步骤的相对顺序对于本发 明不重要。具体地，可以根据所要求工艺的设计要求，在形成所述栅极叠层之前或之后形成 所述场效应晶体管的源极/漏极区。栅极叠层44本身包括如图如所示的多个层。在所述半导体衬底M的表面上，在 所述场效应晶体管的沟道区26上面设置了 SiO2-基层(Si02-baSed layer) 33。可以按照多 种方式形成该层。典型地，可以通过对硅半导体衬底对的表面进行氧化(例如，使用热氧 化步骤或化学氧化步骤)来形成所述层33。在所述SiO2层33上面设置了上述类型的高-K 电介质层38。可以通过按照传统方式(例如，通过原子层沉积(ALD)、金属有机化学气相沉 积(MOCVD)或者物理气相沉积(PVD))沉积高-K电介质材料，在所述层33上形成所述高-K 电介质层38。类似地，可以将传统技术(例如ALD、CVD、M0CVD或PVD)用于在所述高-K电 介质层38上设置栅电极材料40以及在所述栅电极材料40上设置可选的盖层42。可以采 用传统技术(例如掩模和刻蚀步骤)来对栅极叠层44进行构图。所述栅极叠层44中各层 的典型厚度如下SiO2 界面层 33 = 3-12 A;高-K电介质层 38 = l-3nm ；栅电极材料40 = 2-15nm ；盖层42 = 5-20 A。图4B中示出了根据本发明制造新栅极结构的方法中的下一个阶段。在如上所述 形成栅极叠层44之后，将再生长抑制剂引入到SiO2-基层33中。可以使用用于将所述再生长抑制剂引入到所述层33中的任意合适方法。可以根 据所述再生长抑制剂采取的具体形式来对所使用的实际方法进行裁剪。如这里所述并且根 据本发明的实施例，所述再生长抑制剂可以采取杂质离子的形式。只作为示例，已经示出了 引入到SW2界面层33中的As离子和P离子都可以用于后续退火期间抑制界面层33的再 生长。在当前的示例中并且如图4B所示，将离子注入步骤用于将As和/或P引入到界面 层33中。根据该示例，利用足够能量将As和/或P离子束向下导引通过所述栅极叠层44 的上表面到达层33，从而形成包括至少一些As和/或P离子的界面层34。可以用于注入所 述离子的典型注入能量在As离子的情况下位于6至^eV的范围内，在P离子的情况下位 于2至6keV的范围内。用于离子注入步骤的剂量水平可以位于IX IO15CnT2至5 X 1015cm_2 的范围内。可以使用等离子掺杂(PLAD)步骤作为将所述As和/或P离子引入到所述层33 中的替代方法。在将再生长抑制剂引入到所述SW2界面层33以形成包括所述抑制剂的界面层34之后，确保所述界面层；34逆着所述沟道区沈再生长。在这种类型的再生长期间，SiO2界面 层(即没有这里所述的任何类型的抑制剂)可以典型地扩展以消耗栅极叠层44下面的沟 道区洸中几个埃(例如1-5A)的硅。所述退火步骤可能与在晶体管20的源极/漏极区22中的掺杂剂激活相关联。然 而还应该注意的是，这里所述的退火步骤不必与场效应晶体管20本身的制造相关联。相 反，后续的退火步骤可以主要与其上形成晶体管20的晶片上的其他部件的制造相关联。加热步骤本身可以包括落在标准CMOS退火条件下的参数。作为示例，所述加热步 骤可以包括将所述场效应晶体管加热到范围在600至1000°C内的温度持续Is (对于最高的 温度)至几分钟(对于最低的退火温度)。在执行一个或多个退火步骤之后，产生了如图4C所示类型的栅极结构。在图4C中 可以看出，作为加热步骤的结果，所述注入的杂质离子已经在所述栅极叠层44和沟道区沈 中重新分布。具体地并且根据本发明的实施例，所述杂质离子具有扩散出沟道区沈并且扩 散回栅极叠层44的趋势。这可以引起界面层34中杂质离子浓度增加，特别是在界面层和 衬底M表面之间的界面附近。将杂质离子从沟道区沈扩散回栅极叠层44的这种扩散以 及所述界面层34内杂质离子的增加看作是涉及通过界面层34进入沟道区沈的再生长的 抑制。图4D示意性地示出了完成的栅极叠层44，所述完成的栅极叠层包括位于所述沟 道区沈上面的界面层34、所述界面层34上面的高-K电介质层38以及设置在所述高-K电 介质层38上的电极40。图4E示意性地示出了无需在界面层34中包括再生长抑制剂就生 产的栅极叠层。如通过比较图4D和图4E可以看出，如果不包括所述再生长抑制剂，所述界 面层34在制造期间倾向于扩展到沟道区沈中，图4E中的界面层34实质上大于图4D中所 示的界面层。参考图3和图4描述的将诸如As之类的杂质离子引入到栅极叠层44中的效果是 可以发生栅电极材料40的η型调节。这种效果实际上可以证明对于调节栅电极的功函数 是有用的。然而，如果不需要这种调节，那么可以将P型掺杂剂添加到栅电极层40以补偿 As的η-型调节。可选地，可以将所述栅电极材料本身选择为是ρ-型金属(例如，MoN、W、 WN)，少量As的引入对其将几乎没有影响。图5示出了使用参考图4如上所述类型的方法研究将As引入到高-K栅极结构的 效果而执行的实验结果。图5中所示的趋势线表示对于给定的界面层和高-K电介质层(在图5所示的数 据中，包括SiO2界面层上的HfO2高-K电介质层)的栅极泄露折衷。所述趋势线示出了对 于给定的栅极界面层和高-K电介质层，有效氧化物厚度的减少通常导致栅极泄露电流Jg 的增加。试验中使用的栅极叠层包括在IOnm TiN栅电极上设置的IOnma-Si盖层，以及在 具有约Inm厚度的SiO2界面层上设置的2nm HfO2高-K电介质层。如这里所述，使用离子 注入将As杂质引入到三个单独的栅极叠层中。然后测量每一个所得到的栅极叠层的泄露 电流和有效氧化物厚度。对于图5中数据点的注入参数如下数据点 注入能量(keV) 剂量(cm_2)
5082E155264E155462E15此外，图5的数据点56表示其中没有引入As的另外一个这种栅极叠层。从图5 中可以看出，与其中没有注入As的栅极叠层相比，在As注入其中的栅极叠层中实现了有效 氧化厚度(EOT)减小0. 5A至1. 5Ao图6示出了使用参考图4如上所述类型的方法研究将P引入到高-K栅极结构的 效果而执行的实验结果。图6所示的趋势线表示对于给定的界面层和高-K电介质层(在图6所示的数据 中，包括SiO2界面层上的HfO2高-K电介质层)的栅极泄露折衷。如同图5那样，所述趋势 线示出了对于给定的栅极界面层和高-K电介质层，有效氧化物厚度的减少通常导致栅极 泄露电流Jg的增加。试验中使用的栅极叠层包括在IOnm TiN栅电极上设置的IOnma-Si盖层，以及在 具有约Inm厚度的SiO2界面层上设置的2nm HfO2高-K电介质层。如这里所述，使用离子 注入将P杂质引入到三个单独的栅极叠层中。然后测量每一个所得到的栅极叠层的泄露电 流和有效氧化物厚度。对于图6中数据点的注入参数如下数据点 注入能量(keV) 剂量(cm_2)6022E156224E156442E15此外，图6的数据点66表示其中没有引入P的另外一个这种栅极叠层。从图6中 可以看出，与其中没有注入P的栅极叠层相比，在P注入其中的栅极叠层中实现了 EOT最高 到约0. 5A的减小。因此，这里已经描述了一种具有栅极结构的场效应晶体管，所述栅极结构包括 高-K电介质层；栅电极，位于所述高-k电介质层上；以及界面层，位于所述高-κ电介质层 和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。一种 形成场效应晶体管的栅极结构的方法包括形成栅极叠层，所述栅极叠层依次包括与所述 场效应晶体管的沟道区相邻的SiA层；所述SiA层上的高-K电介质层；以及所述高-κ电 介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层，并且然后对所述 栅极结构退火。所述SiA界面层中所述再生长抑制剂的存在在所述退火步骤期间抑制了 所述S^2层再生长进入所述沟道区。尽管已经描述了本发明的具体实施例，应该连接的是在要求权利的本发明范围内 可以进行许多修改/添加和/或替换。
权利要求
1.一种场效应晶体管，具有栅极结构，该栅极结构包括高-K电介质层；栅电极，位于所述高-K电介质层上；以及界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间，其中所述界面层 包括包含再生长抑制剂的SiO2层。
2.根据权利要求1所述的场效应晶体管，其中所述栅电极还包括P型掺杂剂或P型金 属，用于调节所述高-K电介质层上的栅电极的功函数。
3.根据权利要求1或2所述的场效应晶体管，其中所述界面层具有范围在3至12A的 厚度。
4.根据任一前述权利要求所述的场效应晶体管，其中所述高-K电介质层具有范围在1 至3nm的厚度。
5.根据任一前述权利要求所述的场效应晶体管，其中所述高-K电介质层具有大于15 的κ值。
6.根据任一前述权利要求所述的场效应晶体管，其中所述再生长抑制剂包括从As和P 中选择的杂质离子。
7.根据权利要求6所述的场效应晶体管，其中所述As或P杂质离子按照约IO18和约 102°at/cm3之间的浓度存在。
8.根据任一前述权利要求所述的场效应晶体管，其中所述场效应晶体管包括MISFET、 FinFET 或者 TrenchFET。
9.一种形成场效应晶体管的栅极结构的方法，所述方法包括形成栅极叠层，所述栅极叠层依次包括与所述场效应晶体管的沟道区相邻的S^2层；所述SW2层上的高-κ电介质层；以及所述高-κ电介质层上的栅电极；将再生长抑制剂引入到所述S^2层；以及对所述栅极结构退火；其中所述再生长抑制剂在所述退火步骤期间抑制了所述S^2层再生长进入所述沟道区。
10.根据权利要求9所述的方法，包括使用离子注入将所述再生长抑制剂引入到所述 SiO2层中。
11.根据权利要求9所述的方法，包括使用等离子掺杂PLAD将所述再生长抑制剂引 入到所述SiO2层中。
12.根据权利要求9至11中任一项所述的方法，其中所述再生长抑制剂包括从As和P 中选择的杂质离子。
13.根据从属于权利要求10的权利要求12所述的方法，包括使用具有范围6至^eV 注入能量的离子注入将As杂质引入到所述S^2层中。
14.根据从属于权利要求11的权利要求12所述的方法，包括使用具有范围2至m^eV 注入能量的离子注入将P杂质引入到所述S^2层中。
15.根据权利要求13或14所述的方法，其中用范围在IXIO15cnT2至5X IO1W2的剂量水平执行所述离子注入。
16.根据权利要求9至15中任一项所述的方法，包括在MISFET、FinFET或TrenchFET上形成所述栅极结构。
全文摘要
一种具有栅极结构的场效应晶体管，所述栅极结构包括高-K电介质层；栅电极，位于所述高-k电介质层上；以及界面层，位于所述高-K电介质层和所述场效应晶体管的沟道区之间。所述界面层包括包含再生长抑制剂的SiO2层。一种形成场效应晶体管的栅极结构的方法包括按照如下顺序形成栅极叠层与所述场效应晶体管的沟道区相邻的SiO2层；所述SiO2层上的高-K电介质层；以及所述高-K电介质层上的栅电极。所述方法也包括将再生长抑制剂引入到所述SiO2层，并且然后对所述栅极结构退火。所述SiO2界面层中所述再生长抑制剂的存在在所述退火步骤期间抑制了所述SiO2层再生长进入所述沟道区。
文档编号H01L21/28GK102067287SQ200980123735
公开日2011年5月18日 申请日期2009年6月24日 优先权日2008年6月25日
发明者纪尧姆·伯卡迪, 詹士民·皮特里, 马库斯·穆勒 申请人:Nxp股份有限公司