专利名称：一种环形结构的制作方法
技术领域：
本发明涉及半导体制造工艺，特别涉及环形结构的制造工艺。
背景技术：
磁性随机存取存储器(Magnetic Random Access Memory MRAM)是一种静态随机存储器，它拥有高速读取和写入能力，以及动态随机存储器的高集成度，而且基本上可以无限次地重复写入。MRAM作为高速内存技术将逐步替代现有的动态随机存取技术(Dynamic Random Access MemoryDRAM)。图IA 图IC示出了现有技术中的磁性随机存取存储器的结构示意图，磁性随机存取存储器100上的磁通道结(Magnetic Tunnel JunctionMTJ)有椭圆柱形磁通道结101、圆角矩形柱体磁通道结102和纳米环形磁通道结(Nano-ring type magnetic tunnel junction NR-MTJ) 1030其中椭圆柱形磁通道结101和圆角矩形柱体磁通道结102所产生的磁场是非闭合磁场，磁场方向是向四周发散的，因此，在MRAM上的磁通道结阵列中的相邻磁通道结之间所产生的磁场将相互干扰，这会影响半导体器件的性能。 而NR-MTJ 103为具有一定厚度的空心环形，它所产生的磁场由于是闭合的，因此减少了磁通道结阵列中各个单元产生磁场之间的相互干扰，同时降低MRAM内部比特层和参考层之间以及相邻比特单元之间的静态和动态磁耦合，同时降低了磁噪声。由于纳米环形磁通道结的种种优点使其具备了巨大的应用潜力。但是目前制作 NR-MTJ 103时所遇到的技术问题在于当对MRAM执行写入操作时，电流密度必须满足一定的数值才能实现写入数据。若NR-MTJ的面积较大的话，写电流必须相应变大，这样才能满足写入操作所需的一定数值的电流密度。这样势必使得执行写操作时MRAM上的功耗变大， 即造成能量的损失。同时NR-MTJ的面积较大还会降低MRAM的存储密度。目前，利用电子束刻蚀法和氩离子束刻蚀法能够制作内径尺寸范围在20 30纳米、外径尺寸范围在50 60纳米的NR-MTJ。这种方法的主要原理是利用电子束或者氩离子束轰击磁通道结层的表面，从而形成具有预先设定的内、外径尺寸的环形。虽然这种方法能够形成比较小的MTJ结构，但由于它的成本极高，因此只能在实验室中完成这些工艺， 并不适用于生产线上大批量的生产。而现有生产线上的主流芯片制作工艺，如0. 13微米工艺，又只能直接曝光制作内径大于100纳米、外径大于300纳米的NR-MTJ。因此，需要一种纳米环形磁通道结的制作工艺，能够在不提高生产成本的基础上生产内、外径尺寸较小的纳米环形磁通道结，使MRAM上的纳米环形磁通道结单元更密集， 存储容量更大，同时降低MRAM的功耗。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。—种环形结构的制作方法，其特征在于包括
步骤(1)提供前端器件层，在所述前端器件层上形成结构层，在所述结构层上形成掩膜层，在所述掩膜层上形成底部抗反射层，在所述底部抗反射层上形成带有圆孔图案的光刻胶层；步骤O)以所述带有圆孔图案的光刻胶层为掩膜对所述底部抗反射层及所述掩膜层进行刻蚀，以在所述掩膜层中形成圆孔；步骤C3)在所述掩膜层中的圆孔的内侧形成环形侧壁层；步骤(4)刻蚀掉剩余的所述掩膜层，保留所述环形侧壁层；和步骤(5)以所述环形侧壁层为掩膜，对所述结构层进行刻蚀，以使所述结构层成为所述环形结构，并剥离所述环形侧壁层。所述步骤(1)还包括在所述结构层上形成掩膜层之前，在所述结构层上形成保护层；并且所述步骤(5)为，以所述环形侧壁层为掩膜，依次对所述保护层和所述结构层进行刻蚀，以使所述结构层成为所述环形结构，并剥离所述保护层和所述环形侧壁层。所述环形侧壁层的形成方法为在所述掩膜层上的圆孔的底面、内侧和所述掩膜层的上表面沉积一层侧壁层，刻蚀掉覆盖在所述底面和所述上表面的侧壁层。所述侧壁层采用钛与氮化钛的混合物、钽与氮化钽的混合物或者含有钨的化合物制成。所述结构层采用制作磁性随机存取存储器的磁通道结阵列的材料来制作。所述制作磁性随机存取存储器的磁通道结阵列的材料包含选自镁、钴、钼、铁、铷和锰中的至少一种金属元素。所述侧壁层采用工艺温度小于350度的金属材料制成。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，图IA至图IC是现有的三种磁性随机存取存储器的结构示意图；图2A至图2G是本发明的一实施例制作环形结构的各个步骤所获得器件的截面示意图；图3A至图3H是本发明的另一实施例制作环形结构的各个步骤所获得器件的截面示意图；图4是本发明的制作环形结构的方法流程示意图。由于图2A至图2G、图3A至图3H是截面示意图，因此省略了位于顶部的掩膜层上的圆孔顶端的横线。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明如何利用现有的光刻机台和芯片制作工艺在生产线上制作环形结构，使其形成较小的MTJ结构，满足减小MRAM的功耗的需要。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。实施例一参照图2A 图2G，示出了根据本发明一个实施例制作环形结构的工艺流程中各个步骤所获得器件的剖视图。首先，如图2A所示，提供衬底200，衬底200可以是单晶硅、多晶硅或非晶硅；衬底 200也可以是硅、锗、砷化镓或者硅锗化合物；衬底200还可以是其它半导体材料，这里不再一一列举。此外，衬底200还可以具有外延层或外延层上硅结构。在所述衬底200上形成结构层201，结构层201可以采用金属材料制成，优选采用包含选自镁、钴、钼、铁、铷和锰中的至少一种金属元素的材料制成。其厚度可以根据所要制作的环形结构的高度来设定。在所述结构层201上形成第一掩膜层202，第一掩膜层202的材料可以采正硅酸乙酯(TEOS)制成，其厚度约为75纳米。接着，在第一掩膜层202上涂覆底部抗反射层203，再在底部抗反射层203上涂覆带有直径约为100纳米的圆孔图案的光刻胶层204。然后，如图2B所示，以所述圆孔图案为掩膜对底部抗反射层203、第一掩膜层202 进行刻蚀，将光刻胶层204上的圆孔图案转移至第一掩膜层202，在第一掩膜层202上形成一直径约为100纳米的圆孔205。刻蚀方法可以采用干法刻蚀，刻蚀气体可以包含碳氟化合物，例如C4Fgo接下来，如图2C所示，在圆孔205的底部、内侧和第一掩膜层202的上表面形成侧壁层206。侧壁层206的材料可以是钛与氮化钛的混合物，其中，钛与氮化钛的比例范围在 1 1至1 5之间。所述沉积采用物理气相沉积法(Physical Vapor Deposition PVD)。 侧壁层206的厚度在25纳米左右。此外，侧壁层206的材料还可以是钽与氮化钽的混合物或者含有钨的化合物等。然后，如图2D所示，通过刻蚀去除覆盖在所述圆孔205底部和第一掩膜层202上表面的侧壁层206，以使侧壁层206形成圆孔207，圆孔207的直径等于圆孔205的直径减去二倍的侧壁层206厚度。所述刻蚀可以采用干法刻蚀，刻蚀气体可以为包含有氯气的气体，当采用包含有氯气的气体进行干法刻蚀时，侧壁层206的材料与第一掩膜层202的材料的选择比大于5，侧壁层206与结构层201的选择比大于5。接着，如图2E所示，再次对第一掩膜层202进行刻蚀，去除围绕在圆孔207外围的第一掩膜层202，以使侧壁层206形成一圆环208。所述刻蚀可以采用干法刻蚀，刻蚀气体可以为包含氟代烃的气体，例如CH3F ；所述刻蚀还可以采用湿法刻蚀，刻蚀溶液为包含氢氟酸的液体，当采用湿法刻蚀时，第一掩膜层202的材料与结构层201的材料的选择比大于 5，第一掩膜层202的材料与侧壁层206的材料的选择比大于5。然后，如图2F、2G所示，以圆环208为掩膜对结构层201进行刻蚀，以使结构层201 形成圆环209，再剥离圆环208。经过简单计算可知，所述圆环209的内径等于所述圆孔205 的直径减去二倍的侧壁层206的厚度，即50纳米，外径为所述圆孔205的直径，即100纳米。所述刻蚀采用干法刻蚀，刻蚀气体可以采用至少具有一个羟基的乙醇，当羟基数量为一个时，可以采用例如甲醇CH30H、乙醇C2H5OH或者丙醇C3H7OH中的一种或者几种的组合构成。 剥离圆环209上的侧壁层206可以采用包含有磷酸的溶液。上述实施例中，所述结构层201、第一掩膜层202和侧壁层206的材料不局限于以上实施例中列举的材料，且它们的厚度还可以根据需要进行优化。此外，所有选择比数值不对本发明起到限定作用，优选地，所有选择比大于10。上述实施例中，由于结构层201上仅有一层掩膜层，即第一掩膜层202，而侧壁层 206与结构层的成分均为金属，因此当对侧壁层206进行刻蚀时，刻蚀气体将损耗结构层 201，影响形成器件的性能。为了解决结构层201在工艺过程中产生损耗的问题，下面以实施例二对本发明的方法进行进一步的阐述。参照图3A 图3G，示出了根据本发明的另一实施例制作环形结构的工艺流程中各个步骤所获得器件的剖视图，在实施例二中，结构层上形成有保护层，结构层之上的保护层对结构层起到保护作用，因此当对掩膜层以及侧壁层进行刻蚀时，可以保护结构层不受刻蚀气体的影响。首先，如图3A所示，提供衬底300，衬底300的材料可以是单晶硅、多晶硅或非晶硅；衬底300也可以是硅、锗、砷化镓或者硅锗化合物；衬底300还可以是其它半导体材料， 这里不再一一列举。此外，衬底300还可以具有外延层或外延层上硅结构。在所述衬底300上形成结构层301，结构层301可以采用金属材料制成，优选采用包含选自镁、钴、钼、铁、铷和锰中的至少一种金属元素的材料制成。其厚度可以根据所要制作的环形结构的高度来设定。在所述结构层301上形成保护层302，保护层302的材料可以采用氮化硅(Si3N4)、 氮氧化硅(SiON)或者其它低温氧化物，其厚度约为30纳米。在保护层302上形成掩膜层303，掩膜层303的材料可以采用正硅酸乙酯(TEOS)， 其厚度约为75纳米。接着，在掩膜层303上涂覆底部抗反射层304，再在底部抗反射层304上涂覆带有直径约为100纳米的圆孔图案的光刻胶层305。然后，如图;3B所示，以所述圆孔图案为掩膜对底部抗反射层304、掩膜层303进行刻蚀，将光刻胶层305上的圆孔图案转移至掩膜层303，在掩膜层303上形成一直径约为 100纳米的圆孔306。刻蚀方法可以采用干法刻蚀，刻蚀气体可以采用包含有氟离子的气体，例如(/8。接下来，如图3C所示，在圆孔306的底部、内侧和掩膜层303的上表面形成侧壁层 307。侧壁层307的材料可以是钛与氮化钛的混合物，一般地，钛与氮化钛的比例范围可以在1 1至1 5之间。所述沉积采用物理气相沉积方法(Physical Vapor Deposition PVD)，沉积厚度在25纳米左右。此外，侧壁层307的材料还可以是钽与氮化钽的混合物或者含有钨的化合物等。然后，如图3D所示，对侧壁层307进行刻蚀，去掉覆盖在所述圆孔306底部和掩膜层303上表面的部分，以使侧壁层307形成圆孔308，圆孔308的直径等于圆孔306的直径减去二倍的侧壁层307厚度。所述刻蚀可以采用干法刻蚀，刻蚀气体可以为包含有氯气的气体，当采用包含有氯气的气体进行干法刻蚀时，侧壁层307与掩膜层303的选择比大于5， 侧壁层307的材料与保护层302的材料的选择比大于5。接着，如图3E所示，再次对掩膜层303进行刻蚀，去除围绕在圆孔308外围的掩膜层303，刻蚀后侧壁层307形成一圆环309。所述刻蚀可以采用干法刻蚀，刻蚀气体可以包含碳氟化合物，例如C4F8，此时掩膜层303的材料与保护层302的选择比大于5，掩膜层303 的材料与侧壁层307的选择比大于5。如图3F所示，以所述圆环309为掩膜对保护层302进行刻蚀，以使侧壁层307与保护层302形成一圆环310。所述刻蚀采用干法刻蚀，刻蚀气体可以为包含氟代烃的气体， 例如CH3F。然后，如图3G、3H所示，以圆环310为掩膜对结构层301进行刻蚀，以使结构层301 形成圆环311，再剥离圆环310。经过简单计算可知，所述圆环311的内径等于所述圆孔306 的直径减去二倍的侧壁层307厚度，即50纳米，其外径为所述圆孔306的直径，即100纳米。对结构层301采用干法刻蚀，刻蚀气体可以采用至少具有一个羟基的乙醇，当羟基数量为一个时，可以采用例如甲醇(CH3OH)、乙醇(C2H5OH)或者丙醇(C3H7OH)中的一种或者几种的组合而成。剥离圆环310可以采用包含有磷酸的溶液。在实施例二中，所述保护层302、掩膜层303和侧壁层307所采用的材料不局限于以上实施例中列举的材料，且它们的厚度还可以根据需要进行优化。此外，上述选择比数值均不对本发明起到限定作用，优选地，所有选择比均大于10。在实施例二中以结构层的上表面依次形成保护层和掩膜层为例，对制作环形结构的方法进行了说明。显而易见地，本发明对所述保护层和所述掩膜层的结构均不作限定，即保护层中可以包括若干膜层结构，所述掩膜层也可以包括若干膜层结构，只要在结构层上形成环形结构，就可以以此环形结构为掩膜刻蚀结构层，从而使结构层形成环形结构。上述两个实施例中，均以制作内径50纳米、外径100纳米的环形结构为例进行说明，显而易见的是，可以根据需要并结合本发明的方法制作满足要求的各种尺寸规格的环形结构。图4示出了根据本发明的制作环形结构的方法流程示意图。以所述结构层上形成掩膜层为例步骤401，首先提供前端器件层，在所述前端器件层上形成结构层，再在所述结构层上形成掩膜层，在所述掩膜层上形成底部抗反射层，再在底部抗反射层上形成带有圆孔图案的光刻胶层；步骤402，以所述带有圆孔图案的光刻胶层为掩膜，对所述底部抗反射层及所述掩膜层进行刻蚀，以在掩膜层中形成圆孔；步骤403，在所述掩膜层中的圆孔内侧形成环形侧壁层；步骤404，通过刻蚀去除剩余的所述掩膜层，保留所述环形侧壁层；步骤405，以所述环形侧壁层为掩膜，对结构层进行刻蚀，以使所述结构层成为环形结构，剥离环形侧壁层。以所述结构层上依次形成有保护层和掩膜层为例，则步骤401还包括在所述结构层上形成掩膜层之前，在所述结构层上形成保护层；并且所述步骤405为以所述环形侧壁层为掩膜，依次对所述保护层和所述结构层进行刻蚀，以使所述结构层成为所述环形结构，并剥离所述保护层和所述环形侧壁层。上述步骤403中，形成环形侧壁层的方法可以是在掩膜层中的圆孔的底面、内侧和所述掩膜层的上表面形成侧壁层；再通过刻蚀去除覆盖在所述底面和所述上表面的侧壁层。利用上述制作环形结构的方法制作纳米环磁通道结时，采用如下方法首先将步骤401中所述结构层作为MRAM的磁通道结层，即结构层用于形成磁通道结(MTJ)阵列。例如，结构层采用包含选自镁、钴、钼、铁、铷和锰中的至少一种金属元素的材料制作而成；此外，结构层的材料不限于此，还可以根据需要采用其它金属元素制作而成。结构层的厚度范围在30 150纳米。再执行步骤402。在步骤403中，所述侧壁层优选采用工艺温度小于350度的材料，否则当工艺温度超过350度时，可能会使结构层的磁极方向发生翻转，破坏磁场结构。工艺温度小于350度的材料有钛与氮化钛的混合物、钽与氮化钽的混合物以及含有钨的化合物等。然后顺序步骤404 步骤405，即可制作出内、外径尺寸较小的纳米环磁通道结，进而得到功耗较小的纳米环磁通道结。本发明通过在带有圆孔的掩膜层上形成一定厚度的侧壁层，再刻蚀掉圆孔底面和掩膜层的上表面侧壁层，以形成环形侧壁层，所述环形侧壁层的内径为圆孔内径减去二倍的侧壁层厚度，这样可以得到内径较小的圆孔内径。然后以此环形侧壁层为掩膜向下刻蚀， 直至在结构层上形成内、外径较小的圆环。利用本发明的方法可以制作出内径仅为几十纳米、外径为100纳米左右的圆环形结构，大大减小了现有技术能够生产的最小规格的圆环形结构的内径和外径。当利用本发明的方法制作MRAM的纳米环磁通道结时，可以得到尺寸较小的纳米环磁通道结，解决了对 MRAM执行写操作时功耗较大的问题。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
8
权利要求
1.一种环形结构的制作方法，其特征在于包括步骤(1)提供前端器件层，在所述前端器件层上形成结构层，在所述结构层上形成掩膜层，在所述掩膜层上形成底部抗反射层，在所述底部抗反射层上形成带有圆孔图案的光刻胶层；步骤O)以所述带有圆孔图案的光刻胶层为掩膜对所述底部抗反射层及所述掩膜层进行刻蚀，以在所述掩膜层中形成圆孔；步骤C3)在所述掩膜层中的圆孔的内侧形成环形侧壁层；步骤⑷刻蚀掉剩余的所述掩膜层，保留所述环形侧壁层；和步骤(5)以所述环形侧壁层为掩膜，对所述结构层进行刻蚀，以使所述结构层成为所述环形结构，并剥离所述环形侧壁层。
2.如权利要求1所述的制作方法，其特征在于，所述步骤(1)还包括在所述结构层上形成掩膜层之前，在所述结构层上形成保护层；并且所述步骤(5)为以所述环形侧壁层为掩膜，依次对所述保护层和所述结构层进行刻蚀，以使所述结构层成为所述环形结构，并剥离所述保护层和所述环形侧壁层。
3.如权利要求1或2所述的制作方法，其特征在于，所述环形侧壁层的形成方法为在所述掩膜层上的圆孔的底面、内侧和所述掩膜层的上表面沉积一层侧壁层，刻蚀掉覆盖在所述底面和所述上表面的侧壁层。
4.如权利要求1或2所述的制作方法，其特征在于，所述侧壁层采用钛与氮化钛的混合物、钽与氮化钽的混合物或者含有钨的化合物制成。
5.如权利要求1或2所述的制作方法，其特征在于，所述结构层采用制作磁性随机存取存储器的磁通道结阵列的材料来制作。
6.如权利要求1或2所述的制作方法，其特征在于，所述制作磁性随机存取存储器的磁通道结阵列的材料包含选自镁、钴、钼、铁、铷和锰中的至少一种金属元素。
7.如权利要求1或2所述的制作方法，其特征在于，所述侧壁层采用工艺温度小于350 度的金属材料制成。
全文摘要
本发明涉及一种环形结构的制作方法，其特征在于首先提供一前端器件层，在前端器件层上依次形成结构层、保护层、掩膜层、底部抗反射层和带有圆孔图案的光刻胶层；将圆孔图案转移到掩膜层，在掩膜层上沉积侧壁层，刻蚀掉顶部掩膜层上圆孔周围及其内侧的侧壁层，再以由侧壁层形成的圆环为掩膜，对保护层和结构层进行刻蚀，使结构层成为环形结构。本发明能够实现利用现有生产线生产内径仅为几十纳米、外径100纳米左右的圆环形结构。当利用本发明的方法制作MRAM的纳米环磁通道结时，可以得到尺寸较小的纳米环磁通道结，进而解决了对MRAM执行写操作时功耗较大的问题。本发明可广泛应用于磁性随机存取存储器的磁通道结的制作工艺中。
文档编号H01L43/12GK102280575SQ20101020384
公开日2011年12月14日 申请日期2010年6月13日 优先权日2010年6月13日
发明者倪景华, 吴金刚, 潘周君 申请人:中芯国际集成电路制造(上海)有限公司