专利名称：具有含多个沟道子区域的传输栅极的图像传感器的制作方法
技术领域：
本发明大体涉及图像传感器，尤其(但并非排除性地)涉及CMOS图像传感器。本申请要求2009年8月7日提交的美国临时专利申请No. 61/232，369的优先权， 该申请的内容通过引用方式合并于此。
背景技术：
图像传感器广泛地用于数字静态相机、蜂窝式电话、安保摄像机中，以及用于医 疗、汽车及其它应用中。互补金属氧化物半导体(“CMOS”)技术用以在硅衬底上制造较低 成本的图像传感器。在大量图像传感器中，图像传感器通常包括若干个光传感器单元或像 素。典型的单个像素包括微透镜、滤光片、光敏元件、浮动扩散区域及用于从光敏元件读出 信号的一个或多个晶体管。像素中所包括的这些晶体管之一通常被称作传输晶体管，其包 括布置于该光敏元件与该浮动扩散区域之间的传输栅极。该传输栅极布置于栅极氧化物 上。光敏元件、浮动扩散区域及栅极氧化物布置于衬底上。在操作期间，当将偏压电压施加至传输栅极时，可在传输栅极下形成导电沟道区 域，以使得信号从该光敏元件传输至该浮动扩散区域。然而，传统的传输栅极经常具有图像 滞后及晕光(blooming)现象的问题。图像滞后可能由于下述原因而产生传统的导电沟道区域不能从光敏元件除去所 有信号，使得在先后读取像素期间存在残余信号。光敏元件中保留的该剩余信息常被称作 图像滞后、残余图像、重像或帧间滞留。晕光现象可能因为光敏元件对图像的高强度部分进行转换而产生，这些高强度部 分可能使过多电荷溢出至邻近的光敏元件中。这种过多电荷也可能在预期的传输周期前经 过该传统的传输栅极而溢出至浮动扩散区域中。晕光现象可能限制成像传感器的动态范 围，并可能限制成像传感器的商业应用类型。
发明内容
根据本发明的第一方面，提供了一种图像传感器像素，包括光敏元件；浮动扩散 区域；传输晶体管沟道区域，其布置在所述光敏元件与所述浮动扩散区域之间，其中，所述 传输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子区域以及具有第二掺杂浓度的 第二沟道子区域，所述第二掺杂浓度不同于所述第一掺杂浓度。根据本发明的另一方面，提供了一种制造互补金属氧化物半导体(“CMOS”)图像 传感器像素的方法，所述方法包括在布置于衬底上的外延层内形成传输晶体管沟道区域， 其中，所述传输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子区域以及具有第二掺 杂浓度的第二沟道子区域，所述第二掺杂浓度不同于所述第一掺杂浓度；在所述传输晶体 管沟道区域的至少一部分上并在浮动扩散区域的一部分上制造传输晶体管栅极；在所述外 延层内形成光敏元件，其中，所述第一沟道子区域在所述光敏元件的至少一部分上并在部 分所述传输晶体管栅极下方延伸。
根据本发明的再一个方面，提供了一种图像传感器，包括布置于衬底上的、图像传感器像素的互补金属氧化物半导体(“CMOS”)阵列；读出电路，其耦合至所述CMOS阵 列，以从所述图像传感器像素中的每一者读出图像数据。其中，这些图像传感器像素中的每 一者包括光敏元件；浮动扩散区域；传输晶体管沟道区域，其布置于所述光敏元件与所述 浮动扩散区域之间，其中，所述传输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子 区域以及具有第二掺杂浓度的第二沟道子区域，所述第二掺杂浓度不同于所述第一掺杂浓 度。
将参考附图来对示例性实施例进行说明，各图中相同的标号表示相同的部分，除 非另有说明。图1是包含传统的传输栅极沟道掺杂结构的图像传感器像素的截面图；图2是根据一种实施例，包含传输栅极沟道掺杂的图像传感器像素的截面图；图3A至图3D是根据一种实施例，用于形成传输栅极及像素的处理的截面图；图4是图示了根据一种实施例的图像传感器的框图；图5是图示了根据一种实施例，图像传感器阵列内的两个图像传感器像素的采样 像素电路的电路图；图6是图示了根据一种实施例的成像系统的框图。
具体实施例方式本文中描述了具有改良的图像滞后和晕光特性的像素、图像传感器、成像系统以 及像素、图像传感器、成像系统的制造方法的实施例。以下描述中阐明了众多具体细节以提 供对这些实施例的透彻理解。但是，本领域技术人员应当理解，在缺少这些具体细节中一项 或多项的情况下，或者通过其它方法、组件、材料等，也能够实施本申请中所描述的技术。在 其它情况下，未详细图示或描述公知的结构、材料或操作，以免使某些方面不清楚。例如，尽 管未示出，但应理解图像传感器像素可以包括用于制造CIS像素的若干传统的层(例如，抗 反射膜等)。此外，本申请中所说明的图像传感器像素所示的横截面不一定图示了与每一像 素相关联的像素电路。但是应该理解，每一像素可以包括耦接至其收集区域的像素电路，该 像素电路用于执行各种功能，例如开始图像获取、将累积的图像电荷复位、将所获取的图 像数据传输出去、或其它功能。说明书全文中提到的“一种实施例”或“一种实施例”表示该实施例描述的特定特 征、结构或特性包含于本发明的至少一个实施例中。因此，说明书全文中出现的词组“在一 种实施例中”或“在实施例中”并不一定都表示同一种实施例。此外，在一种或多种实施例 中，可以以任何合适的方式来组合特定的特征、结构或特性。典型的CMOS图像传感器(CIS)像素以如下方式操作。光入射到微透镜上，所述微 透镜经由滤光片将光聚焦至光敏元件。光敏元件检测光，并将光转换成与检测到的光的强 度成比例的电信号。传输栅极将电信号从光敏元件传输至浮动扩散区域。图1图示了前侧照明CIS的传统图像传感器像素100的横截面图，该像素包含传 统的传输栅极沟道掺杂结构。金属堆叠110包括金属层(例如，金属层Ml和M2)，这些金属层受到图案化以产生光学通路，入射于像素100上的光106能够经过该光学通路而到达光 敏元件或光电二极管(“PD”)元件115。为了实现彩色CIS，像素100还包括布置于微透镜 125下的彩色滤光片层120。微透镜125帮助将光106聚焦至光敏元件115上。通常，图像 传感器包括在较大衬底(即，延伸超出如图所示衬底102)中以二维行列的阵列形式布置的 若干个图像传感器像素100。像素100还包括布置于外延层104上的P型掺杂阱140中的 浮动扩散(FD)区域155。如图1所示，外延层104布置于衬底102上。浅沟槽隔离(STI) 结构130也布置于外延层104中或其上。具有传输多晶(poly)栅极105的传输晶体管布 置于光敏元件115与FD区域155之间，并用于将从光敏元件115输出的信号传输至浮动扩 散区域155。当将偏压电压施加至传输栅极时，可在传输栅极下方形成导电沟道(也即，经 过Vt注入区域145)。形成沟道时的偏压电压可称为阈值电压(Vt)。像素100按如下方式操作。在积分周期(也称作曝光周期或累积周期)期间，光 106入射于光敏元件115上。光敏元件115响应于入射光而产生电信号。电信号被保持在 光敏元件115中。在此阶段，可关断传输晶体管。在一种实施例中，多晶栅极105上的偏压 电压可以是负电压。当多晶栅极105上的偏压电压小于其阈值电压时，Vt注入区域145实际上对于电 子流成为阻碍。产生了趋于对从光敏元件115至浮动扩散区域155的电子运动造成障碍的 驱动力。在积分周期后，使传输栅极105导通以读出光敏元件115。在一种实施例中，可将 正偏压电压施加至多晶栅极105。当多晶栅极105上的偏压增大时，FD区域155附近的Vt 注入区域145成为导电的。随着接近阈值电压，沟道可以向着光敏元件115继续逐渐变成 导电的。Vt注入区域145中的电位取决于Vt注入区域145内每点处的掺杂浓度。在传统 的传输栅极沟道掺杂结构中，从光敏元件115向FD区域155，电位逐渐减小，从而产生帮助 电荷从光敏元件向浮动扩散区域传输的横向电场。在光敏元件115中的电信号传输至FD 区域155后，关断多晶栅极105以开始后续的积分周期。然而，传统的传输栅极具有图像滞后及晕光的问题。出现该问题是因为传统的沟 道掺杂结构被掺杂成使得光敏元件附近的传输多晶栅极下方留有势垒，并阻止了残余信号 电荷传输。此外，在积分周期期间，这些传统的沟道掺杂结构不能够完全除去超过全阱容量 (full well capacity)的电荷并防止晕光现象。另外，在先后的读取之间，光敏元件115可能尚未完全清空。来自先前光信号的信 息中的一些留在光敏元件中，尚未传输至浮动扩散区域。剩余信息可称为图像滞后、残余图 像、重像或帧间滞留等。另外，光敏元件115可能不能容纳从图像的高强度部分转换的所有电荷，并可能 将这种过多的电荷溢出至邻近的光敏元件中。过多的电荷也可能在预期的传输周期前经过 传输栅极而溢出至浮动扩散区域中。这种效应称作晕光，它限制了成像器的动态范围，并因 而可能限制图像传感器像素100的商业应用的类型。对图像滞后及晕光进行处置的一种方法是将传输栅极下方的均勻掺杂剂用作起 点。对于在电信号的收集过程中在栅极上使用零施加电压的传输晶体管而言，这是典型的。 这些典型的传输晶体管部分地通过下述方式来制造在整个栅极区域均勻地进行P型掺杂 剂的离子注入，以设定接近零的阈值电压。除了均勻的阈值注入之外，根据本发明的实施例，也可以在传输栅极与光电二极管重叠的地方注入掺杂更重的P型层。这种组合方式在 传输栅极下方及沟道区域内建立了阶梯式的分级P型掺杂区域。通过在光敏元件与浮动扩 散区域之间的沟道进行分级P型掺杂，建立了横向电场，从而在读出期间对沟道中的电子 进行加速。此外，在光累积周期期间，当将传输晶体管保持在低于其阈值的零伏特或小的负 电压时，横向电场可引导并除去来自光电二极管的过多电荷(在其饱和的情况下)，从而减 少晕光。横向电场的另一作用是对传输栅极下方产生的暗电流进行背离光电二极管的导 向，并防止其添加至累积的光电二极管电荷。然而，这种做法可能造成三个潜在问题。一个潜在问题是由于额外的P型掺杂剂 扩散至光敏元件内而造成全阱容量减小。如果额外的P型掺杂剂扩散至光敏元件中，则光 敏元件中的N型掺杂剂会受到补偿，单个光敏元件在饱和前能够保持的电荷量可能减少。 第二个潜在问题是在光敏元件与传输栅极下方的沟道相连的区域处形成势垒。因此，并非 所有的光生电子都能够在读出期间离开光敏元件，因为一些电子的能量不足以跨越这个势 垒。第三个潜在问题是，虽然在较轻的晕光现象期间，传输栅极的零伏特阈值趋于有 助于将电荷导出光电二极管，但有关的典型沟道P型掺杂程度过高，不能承受较严重的晕 光。过多信号电荷可能溢出至邻近的光电二极管中。需要一种改良的传输栅极掺杂方案， 使光敏元件的全阱容量尽可能大，同时防止晕光及图像滞后。图2图示了根据本发明一种实施例的CIS的图像传感器像素200的横截面图，该 像素包含传输栅极沟道掺杂结构。根据一种实施例，CIS包括布置于衬底中的像素200的 阵列。单个的图像传感器像素包括光敏元件115及浮动扩散区域255。具有栅极氧化物 107(具有均勻厚度)的传输栅极205布置于光敏元件115与浮动扩散区域255之间。浮动 扩散区域255可包含在P型阱240内，该P型阱240在传输栅极205下方延伸。图像传感 器像素200中包括晶体管沟道区域，该区域包括至少两个不同的子区域，每一子区域具有 不同的掺杂浓度。第一子区域是P型掺杂区域，称为溢出电荷导引部(OCG) 170，并在传输栅 极205下位于其与光敏元件115之间。在其它实施例中，OCG可以在光敏元件115的部分 或全部上延伸。第二子区域是OCG与浮动扩散P阱之间的区域，可称为间隙175，该区域受 到极低的P型掺杂、保持未掺杂或轻微地N型掺杂。沟道子区域170及175在本申请中可 以统称为传输晶体管沟道区域。由图2可见，间隙175中不存在传统的阈值注入Vt。为了易于制造，可以仅保持起 始P型外延层104的掺杂浓度。间隙区域175实现了更大的容量，以在传输栅极205为信 号积分而保持关断的时候排出过多的信号电荷。由于间隙的掺杂显著低于传统的设计，因 此能够对OCG区域170及光敏元件115中的掺杂浓度的选择进行优化，从而显著减小晕光 及图像滞后，同时使光敏元件115的全阱容量尽可能大。图像传感器像素200的实施例以在某种程度上类似于传感器单元100的方式工 作。然而，由于间隙区域175的掺杂远低于OCG区域170，并由于与传统的沟道结构相比，这 两个区域相对于光敏元件115的掺杂可以更加优化，所以传感器单元200减少了图像滞后 及晕光。例如，可以像沟道区域中常见的那样，以钉扎层(pinning layer) 135的重度P+掺 杂与较轻的P-型掺杂之间的中间程度对OCG区域170掺杂。传感器单元200的这种实施 例可以有效地应用于更苛刻的成像应用，例如在医疗、安保以及汽车工业中的应用。
本申请中界定了图像传感器200的某些长度尺寸，但应理解，图2是为了向本领域 技术人员进行说明，而不一定是按比例绘制的。Ltx指多晶栅极205的宽度。Locg指从多晶栅极205的边缘至多晶栅极205下方 的OCG区域170的远边界的这部分OCG区域170的宽度。Lgap指间隙区域175的宽度，其 从P阱240的边缘延伸至OCG区域170的边缘。Lpw指从浮动扩散区域255的边缘延伸至 多晶栅极205下方的P阱240的远边界的这部分P阱240的宽度。LoCg、Lgap及Lpw的范 围可以如下Lgap > 0. 05 μ m (例如，Lgap > 0. 2 μ m)Locg < l/2Ltx (例如，Locg < l/3Ltx)Lpw < l/2Ltx (例如，Lpw < l/3Ltx)P型掺杂外延层104及P型掺杂OCG 170的硼浓度的范围可以如下P 型掺杂外延层 104 = IXlO1W3 至 1 X IO16CnT3 (例如，2 X IO14CnT3 至 3 X IO15CnT3)P 型 OCG (峰值浓度)170 = IXlO1W3 至 IX IO1W3 (例如，3 X IO16CnT3 至 5 X IO17CnT3)对于某些实施例，外延层104可以是任何合适的半导体材料，例如硅。在所示的实 施例中，外延层104为P型掺杂的硅。然而，在另一种实施例中，外延层104可以是(稍微) N型掺杂的硅。栅极氧化物107可以是任何合适的绝缘材料，例如二氧化硅。多晶栅极205可以 是多晶硅或任何合适的栅极材料。STI 130可以是能够防止衬底102上的组件之间的电信 号泄漏的任何合适的绝缘材料。图3A至图3D图示了根据一种实施例，用于制造图像传感器像素200的一种技术。 图3A图示了与像素200类似的像素的截面图，该像素已制造至下述程度已在布置于衬底 102上的外延层104内形成了 STI 130、掺杂阱240及浮动扩散区域255。使用用于制造CMOS图像传感器的工业标准制造技术来形成本文中所描述的实施 例。光刻、离子注入、化学气相沉积(CVD)及蚀刻都属于用于制造CMOS图像传感器的标准 工业方式。一种方法通过用离子注入方式将P型掺杂剂302注入到图像传感器组件的指定 部分内来形成OCG区域170，如图3A中所示。如上所述，在一种实施例中，外延层104为P型掺杂的硅。在此实施例中，如上所 述的图像传感器组件还可以另外在形成多晶栅极105前进行离子注入而在间隙区域175中 放置可选的N型掺杂剂304。在另一种实施例中，外延层104为(稍微)N型掺杂的硅。同 样地，可选的注入物304可以是在外延层104的N型掺杂硅实施例中注入的P型掺杂剂。在可选掺杂剂304为注入至P型掺杂硅内的N型掺杂剂的实施例中，相对于OCG 区域170，间隙区域175更轻的P型或稍微N型，从而建立横向电场，使光信号传输期间的图 像滞后、光信号累积期间的晕光现象及暗电流尽可能小。接下来参看图3B，使用CVD、光刻及蚀刻形成传输晶体管多晶栅极205，使得OCG 170在邻近光敏元件那侧处于多晶栅极下方至少Locg的距离处。然后，可以通过将N型掺杂 剂以离子注入方式注入到OCG区域下方的图像传感器的指定部分内而形成光敏元件115， 并使之大体上与传输多晶栅极的边缘对准，如图3C所示。然后，可以通过离子注入而在OCG 区域170上方及N型光敏元件115上方的外延层104表面处形成P型钉扎层135。
在所公开的实施例中，衬底102可受到P型掺杂，外延层104可受到P型掺杂，掺 杂阱240可受到P型掺杂，浮动扩散255可受到N型掺杂，光敏元件115可受到N型掺杂， 钉扎层135可受到P型掺杂，OCG 170可以是P型，传输栅极205可受到N型掺杂。应该理 解，可以将全部要素的导电类型互换，从而例如使得衬底102可受到N+掺杂，外延层104可 受到N-掺杂，阱区域240可受到N掺杂、OCG 170可受到N型掺杂，光敏元件115可受到P 掺杂。图4是图示了根据一种实施例的CIS 400的框图。所示的CIS 400的实施例包括 具有上述一些或全部改良特性的像素阵列405、读出电路410、功能逻辑电路415及控制电 路420。像素阵列405是图像传感器像素(例如，像素Pl、P2...、Pn)的二维(“2D”)阵 列。在一种实施例中，使用图2中所示像素200实现每一像素。在一种实施例中，每一像素 为CIS像素。在一种实施例中，像素阵列405包括彩色滤光片阵列，其包括红色、绿色及蓝 色滤光片的彩色图案(例如，拜耳(Bayer)图案或马赛克)。如图所示，每一像素配置成行 (例如，行Rl至Ry)和列(例如，列Cl至Cx)，以获取人、地点或物体的图像数据，该图像数 据可随后用来重现人、地点或物体的2D图像。在每一像素已获取其图像数据或图像电荷之后，图像数据由读出电路410读出并 被传输至功能逻辑电路415。读出电路410可包括放大电路、模拟至数字(“ADC”)转换电 路或其它电路。功能逻辑电路415可简单地储存图像数据，甚至也可以通过施加后期图像 效果(例如，裁剪、旋转、去红眼、调整亮度、调整对比度或其它操作)来操纵图像数据。在 一种实施例中，读出电路410可沿读出列线一次读出一列图像数据(如图所示)或者可使 用各种其它技术读出图像数据(未示出)，这些技术例如行/列读出、串行读出或同时进行 全部像素的全并行读出。控制电路420与像素阵列405连接以控制像素阵列405的操作特 性。例如，控制电路420可产生用于对图像获取进行控制的快门信号(shutter signal) 0图5的电路示了根据本发明一种实施例，像素阵列内的两个四晶体管(“4T”) 像素的像素电路500。像素电路500是用于实现图4的像素阵列405内每个像素的一种可 能像素电路架构。但是应当理解，本发明的实施例并不限于4T像素架构；相反，受益于本发 明的本领域技术人员可以理解，本发明的教导也适用于3T设计、5T设计及各种其它像素架 构。在图5中，将像素Pa及Pb配置成两行及一列。所示每个像素电路500的实施例 包括光电二极管PD、传输晶体管Tl、复位晶体管T2、源极跟随器(“SF”)晶体管T3及选择 晶体管T4。在一种实施例中，使用图2所示像素200实现像素Pa及Pb，其中，传输晶体管 Tl包括传输晶体管栅极105。在操作期间，传输晶体管Tl接收传输信号TX，该信号将光电 二极管PD中累积的电荷传输至浮动扩散节点FD。在一种实施例中，浮动扩散节点FD可以 耦合至用于临时储存图像电荷的储存电容器。复位晶体管T2耦合在电力轨(power rail) VDD与浮动扩散节点FD之间，以在复 位信号RST的控制下对像素进行复位(例如，将FD和PD放电或充电至预设的电压)。浮 动扩散节点FD被耦合来对SF晶体管T3的栅极进行控制。SF晶体管T3耦合在电力轨VDD 与选择晶体管T4之间。SF晶体管T3作为源极跟随器工作，提供对浮动扩散节点FD的高阻 抗连接。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路500的输出耦 合到读出列线。
图6图示了根据本发明的一种实施例，利用了 CIS 400的成像系统600。成像系统 600还包括用于把光从要成像的物体引导到CIS 400上的成像光学器件620，还可以包括信 号处理器630，用于产生经处理的图像数据以显示在显示器640上。本发明对示例性实施例的上述说明(包括“摘要”中描述的内容)并不意在穷举 式的或将这些实施例限于所公开的精确形式。本领域技术人员可以理解，虽然出于说明目 的而在本申请中描述了各种具体实施例，但在该范围内可以有各种修改形式。可以依据以 上的详细说明进行这些修改。一些这样的修改示例包括掺杂剂浓度、层厚度等。另外，虽然 本文中所说明的实施例涉及使用前侧照明的CMOS传感器，但可以理解，这些实施例也可以 适用于使用后侧照明的CMOS传感器。所附权利要求中使用的术语不应被解释为将本发明限于本说明书中所公开的具 体实施例。相反，其范围应完全由所附权利要求来确定，根据权利要求的解释原则来解释。
权利要求
1.一种图像传感器像素，包括光敏元件；浮动扩散区域；及传输晶体管沟道区域，其布置在所述光敏元件与所述浮动扩散区域之间，其中，所述传 输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子区域以及具有第二掺杂浓度的第 二沟道子区域，所述第二掺杂浓度不同于所述第一掺杂浓度。
2.如权利要求1所述的图像传感器像素，还包括衬底；及外延层，其布置于所述衬底上，其中，所述光敏元件、所述浮动扩散区域以及所述传输 晶体管沟道区域布置于所述外延层中。
3.如权利要求2所述的图像传感器像素，其中，所述外延层具有所述第二掺杂浓度。
4.如权利要求3所述的图像传感器像素，其中，所述外延层具有第三掺杂浓度，所述第 三掺杂浓度不同于所述第一掺杂浓度以及所述第二掺杂浓度。
5.如权利要求1所述的图像传感器像素，还包括传输晶体管栅极，其布置于所述传输晶体管沟道区域的至少一部分上；以及掺杂阱，其具有浅沟槽隔离(STI)，其中，所述浮动扩散区域布置于所述掺杂阱内并在 部分所述传输晶体管栅极下方延伸。
6.如权利要求5所述的图像传感器像素，其中，所述第一沟道子区域在所述光敏元件 的至少一部分上并在部分所述传输晶体管栅极下方延伸。
7.如权利要求5所述的图像传感器像素，其中，所述第一沟道子区域具有的宽度小于 所述传输晶体管栅极的宽度的一半。
8.如权利要求5所述的图像传感器像素，其中，所述掺杂阱具有的宽度小于所述传输 晶体管栅极的宽度的一半。
9.如权利要求1所述的图像传感器像素，其中，所述第二沟道子区域为未掺杂的间隙 区域。
10.如权利要求1所述的图像传感器像素，还包括布置于所述光敏元件上的钉扎层。
11.一种制造互补金属氧化物半导体(“CMOS”)图像传感器像素的方法，所述方法包括在布置于衬底上的外延层内形成传输晶体管沟道区域，其中，所述传输晶体管沟道区 域包括具有第一掺杂浓度的第一沟道子区域以及具有第二掺杂浓度的第二沟道子区域，所 述第二掺杂浓度不同于所述第一掺杂浓度；在所述传输晶体管沟道区域的至少一部分上并在浮动扩散区域的一部分上制造传输 晶体管栅极；以及在所述外延层内形成光敏元件，其中，所述第一沟道子区域在所述光敏元件的至少一 部分上并在部分所述传输晶体管栅极下方延伸。
12.如权利要求11所述的方法，其中，形成所述传输晶体管沟道区域包括对所述第一 沟道子区域进行注入，至所述第一掺杂浓度。
13.如权利要求11所述的方法，其中，所述外延层具有所述第二掺杂浓度。
14.如权利要求11所述的方法，其中，所述外延层具有第三掺杂浓度，所述第三掺杂浓度不同于所述第一掺杂浓度以及所述第二掺杂浓度，所述方法还包括 对所述第一沟道子区域进行注入，至所述第一掺杂浓度；以及 对所述第二沟道子区域进行注入，至所述第二掺杂浓度。
15.如权利要求11所述的方法，其中，所述浮动扩散区域布置于具有浅沟槽隔离(STI) 的掺杂阱内。
16.如权利要求11所述的方法，其中，形成所述传输晶体管沟道区域包括形成所述第 一沟道子区域，使其具有的宽度小于所述传输晶体管栅极的宽度的一半。
17.如权利要求11所述的方法，其中，形成所述传输晶体管沟道区域包括不对所述第 二沟道子区域掺杂，使得所述第二沟道子区域为未掺杂的间隙区域。
18.如权利要求11所述的方法，还包括在所述光敏元件上形成钉扎层。
19.一种图像传感器，包括布置于衬底上的、图像传感器像素的互补金属氧化物半导体(“CMOS”)阵列，其中，这 些图像传感器像素中的每一者包括 光敏元件； 浮动扩散区域；及传输晶体管沟道区域，其布置于所述光敏元件与所述浮动扩散区域之间，其中，所述传 输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子区域以及具有第二掺杂浓度的第 二沟道子区域，所述第二掺杂浓度不同于所述第一掺杂浓度；以及读出电路，其耦合至所述CMOS阵列，以从所述图像传感器像素中的每一者读出图像数据。
20.如权利要求19所述的图像传感器，还包括外延层，所述外延层布置于所述衬底上， 其中，所述光敏元件、所述浮动扩散区域以及所述传输晶体管沟道区域布置于所述外延层 中。
21.如权利要求20所述的图像传感器，其中，所述外延层具有所述第二掺杂浓度。
22.如权利要求20所述的图像传感器，其中，所述外延层具有第三掺杂浓度，所述第三 掺杂浓度不同于所述第一掺杂浓度以及所述第二掺杂浓度。
23.如权利要求19所述的图像传感器，其中，所述图像传感器像素中的每一者还包括 传输晶体管栅极，其布置于所述传输晶体管沟道区域的至少一部分上；及掺杂阱，其具有浅沟槽隔离(STI)，其中，所述浮动扩散区域布置于所述掺杂阱内并在 部分所述传输晶体管栅极下方延伸。
24.如权利要求23所述的图像传感器，其中，所述第一沟道子区域在所述光敏元件的 至少一部分上并在所述传输晶体管栅极的一部分下方延伸。
25.如权利要求19所述的图像传感器，其中，所述第二沟道子区域是未掺杂的间隙区域。
全文摘要
本发明涉及具有含多个沟道子区域的传输栅极的图像传感器，并公开了一种图像传感器像素，其包括光敏元件、浮动扩散区域及传输晶体管沟道区域。传输晶体管沟道区域布置于感光区域与浮动扩散区域之间。传输晶体管沟道区域包括具有第一掺杂浓度的第一沟道子区域及具有第二掺杂浓度的第二沟道子区域，第二掺杂浓度不同于第一掺杂浓度。
文档编号H01L27/146GK101997016SQ20101025096
公开日2011年3月30日 申请日期2010年8月9日 优先权日2009年8月7日
发明者代铁军, 野崎秀俊 申请人:美商豪威科技股份有限公司