专利名称：芯片的制作方法
技术领域：
本发明涉及一种依照权利要求1的前序部分所述的芯片。
背景技术：
这种芯片尤其用于制造功率半导体模块。所述芯片为了散热而通常被钎焊到底 板上，例如钎焊到直接敷铜(DCB)基板或者金属板上。这一点参引Lugscheider.E等人的 “Spannungsreduktion inChip-DCB-Verbunden mittels Ausnutzung der intrinsischen Spannungseigenschaften von PVD-Metallisierungsschichten(借助对物理气相沉 积(PVD)金属化层的本征电压特性的充分利用来降低芯片-DCB复合体内的电压)”、 Verbundwerkstoffe und Werkstoffverbunde (复合材料和材料复合体)，M. Schimmerer (编 辑(Hrsg.))，2005。此外，可能需要用于产生电连接的钎焊连接。为了产生钎焊连接，在芯片体的至少一个侧上设置有由多个金属层形成的层复合 体。所述层复合体一般通过贵金属层终止，贵金属层防止位于其下方的金属层发生不希望 的氧化。钎焊层通常位于贵金属层的下方，钎焊层在产生钎焊连接时至少部分地与焊料一 起熔化，并且在凝固后，将芯片体通过其他与钎焊层连接的金属层与底板牢固地连接。尤其在制造芯片-DCB复合体时，可能需要的是实施多个钎焊过程。在此，可行的 是，特别地由金属层制成的层复合体被多次加热到200至250°C的温度。在再次加热已经制 成的钎焊连接时，可能发生的是，由钎焊层和焊料重新形成的熔体朝向芯片体的方向推进， 并且不被希望地穿过层复合体的其他金属层。因而，可能在层复合体内部形成收缩空穴。 这些收缩空穴或者孔隙不利于钎焊连接良好的机械强度和/或导电能力。
发明内容
本发明的任务是，消除按照现有技术的缺点。尤其应该给出一种可以尽量简单并 且成本低廉地制造的芯片，这种芯片能够以很高的工艺可靠性得以钎焊。尤其在多次钎焊 时，会确保钎焊连接良好的机械强度和/或导电能力。该任务通过权利要求1和13所述的特征得以解决。本发明的适当的构造方案由 权利要求2至12和14和15所述的特征获得。按照本发明的构型设置为，钎焊层具有至少一个通过中断涂覆法而形成的界面。 令人惊讶地表明的是，用这种由多个分别通过界面分开的层形成的钎焊层，可以防止由钎 焊层和焊料形成的熔体不希望地穿过其他施加在基板体上的金属层。所提出的芯片可以简 单且成本低廉地制造。为此仅需要的是，在制造钎焊层时中断涂覆法，以使在钎焊层内部至 少构成一个界面。在界面的区域内，在钎焊层内形成了阻挡体，该阻挡体制止了由焊料和部 分熔化的钎焊层形成的熔体朝向芯片体的方向推进。因而，熔体与其他设置在芯片体上的 金属层不发生接触或者仅很小程度地发生接触。由此，可以确定地并且可靠地避免在层复 合体内由此引起的和/或不被希望的形成收缩空穴和/或孔隙。所提出的芯片以特别是在 如下制造过程中很高的工艺可靠性而著称，在所述制造过程中，芯片多次经受处于200至
3250°C范围内的温度。按照本发明具有优点的构造方案，层复合体的与芯片体接触的基础层基本上由铝 形成。基础层用于将层复合体连接到芯片体上。按照另一个具有优点的构造方案，在钎焊层与基础层之间设置的第一中间层基本 上由Ti或Cr或者由Ti与W组成的合金形成。第一中间层用来对安设于其上的钎焊层增 加附着力。此外，该中间层用作对于由焊料与钎焊层形成的熔体的阻挡体。按照本发明的另一构造方案，在贵金属层与钎焊层之间可以设置第二中间层，第 二中间层基本上由Ti构成。另一中间层有助于进一步改善工艺可靠性。用于制造芯片体使用的半导体材料可以基本上由以下材料之一形成Si、SiC、 SiGe、GaAs0按照本发明的另一具有优点的构造方案设置为，形成钎焊层的晶体的平均晶体尺 寸至少在垂直地远离界面指向的方向上首先是增大的(zimehmen)。在此，平均晶体尺寸的 增大可以是跳跃式的或者也可以是基本上是连续的。按照另一构造方案，形成钎焊层的晶 体的平均晶体尺寸在从位于与其他金属层的边界上的接触面朝向界面去的方向上首先是 增大的。也就是说，在界面与接触面之间，平均晶体尺寸具有最大值。只要在钎焊层内部构 造多个界面，则平均晶体尺寸同样可以在两个彼此跟随的界面之间具有最大值。在本发明 的意义上，对于概念“最大值”或者“最小值”分别理解为相对最大值或者相对最小值。也 就是说，例如在钎焊层内部，垂直于界面可能出现平均晶粒大小的多个最大值等。界面是指例如可以在扫描电子显微镜中观察到的、微观结构中的不连续水平面。 所述微观结构在界面的区域内至少在其一侧上具有相对小的平均晶体尺寸。此外，包含在 钎焊层中的孔隙的频度(Haufigkeit)在界面的区域内具有最大值。特别地，孔隙有助于 使钎焊层内的导热性在一个或多个界面上分别具有最小值。按照另一具有优点的构造方案，设置为，钎焊层基本上由Ni或者Ni/V合金形成。 同样可行的是，钎焊层具有至少两个由不同金属制成的层，其中，所述金属可以从以下组 中选出:Ni、Ti、W或者Ni/V合金。具有优点的是，钎焊层的厚度为0.7至1.2 μ m，优选地为0.8至1.0 μ m。由此，钎 焊层也同按照现有技术迄今应用的钎焊层大致一样厚，按照现有技术迄今应用的钎焊层在 不中断的涂覆法中制成。尽管同按照现有技术的钎焊层的层厚度大致一样，但按照本发明 的钎焊层具有显著提高的对抗由钎焊层与焊料形成的熔体穿过的抵抗力。适当的是，用于制造钎焊层和/或其他金属层的物理涂覆法是PVD法或者溅射法。 优选地尤其是使用溅射法来制造钎焊层。在制造按照本发明的钎焊层时，用于制造至少一 个边界层的、优选制造多个边界层的溅射法分别中断1至60秒。在中断溅射法期间，对之前 沉积的层进行冷却。冷却处于在30至100°C的范围内，优选处于40至80°C的范围内。由 于冷却，在之后的界面区域内晶体生长发生减弱。按照本发明的另一构型，提出如下的芯片基板复合体，其中，按照本发明的芯片借 助与钎焊层连接的焊料与基板连接。在此，焊料嵌入钎焊层中。在制造钎焊连接时，钎焊层 部分熔化。在焊料与钎焊层之间形成金属间化合物。在此，例如使用由Sn与Ag组成的合 金作为焊料。合金可以是焊膏的组成部分。基板可以是金属板，尤其也可以是冷却体。基板也可以是DCB基板。“DCB基板”是按照现有技术公知的“直接敷铜”基板，在DCB基板的表面设有铜层。在芯片基板复合体中，焊料与设置在DCB基板上的铜层接触。这 种基板按照现有技术尤其用于制造功率半导体模块。在此，带有设置于芯片上的金属化部 或者带有层复合体的芯片借助焊料与设置在DCB基板上的铜层相连接。
下面，结合附图详细阐述本发明的实施例。其中图1示出用于制造芯片-DCB复合体的系统的示意的层视图，以及图2示出依照图1的细节视图。
具体实施例方式图1示出带有布置于其上的芯片的DCB基板的层视图，其中，在芯片与DCB基板之 间设置有焊膏。通过加热，可以由这种系统制造出芯片与DCB基板的牢固复合体。在图1中是例如由Si制成的、总体上用附图标记1标示的芯片体。在芯片体的一 侧上设置有金属化部，金属化部由总体上用附图标记2标示的层复合体形成。层复合体2 由多个金属层组成，所述金属层例如借助溅射法制成。基础层3基本上由铝形成。安置于 基础层3上的第一中间层4可以基本上由TiW合金组成。在第一中间层4上安置有钎焊层 5，钎焊层5由多个(在这里未示出的)层组成。每个层可以由Ni或者NiV合金制成。用 附图标记6标示贵金属层，贵金属层例如可以由Ag、Au、Pt或者Pd制成。在钎焊层5与贵金属层6之间可以置入(在这里未示出的)第二中间层。所述第 二中间层例如可以由Ti制成。用附图标记7标示焊膏，焊膏基本上包含由Sn与Ag组成的合金制成的焊料。用附图标记8总体上标示DCB基板。在例如由Al2O3制成的基板体9上，在基板体 9的底侧和上侧上分别设置有铜层10。图2示出钎焊层5的细节视图。下部接触面用附图标记Kl标示，并且上部接触面 用附图标记K2标示。第一层Sl由第一接触面Kl和第一界面Gl来界定，第二层S2由第一 界面Gl以及第二界面G2来界定，并且第三层S3由第二界面G2以及第二接触面K2来界定。如图2中所见地，与在界面Gl与G2之间的大致居中的区域相比，或者与在界面Gl 或G2同相邻接触面Kl或K2之间的大致居中的区域相比，在界面G1、G2的区域内平均晶体 尺寸较小。此外，孔隙P的频度尤其在界面G1、G2的区域内具有最大值。特别地，在界面 G1、G2的区域内形成的晶体可以垂直于界面G1、G2呈柱状或者纤维状地延伸。相反地，远 离界面Gl和G2的晶体可以具有重结晶结构。于是，同样能够呈柱状地构成。适当的是，层 S1、S2、S3在此由同样的金属制成，例如由Ni或者NiV合金制成。但同样可行的是，一个或 者多个层Si、S2、S3由不同的金属制成。在图2中示出的结构例如可以借助溅射法来实施。为了产生界面Gl、G2，溅射法 适当地中断20到50秒。在此，直至那时所沉积的层S2、S2或者S3可以例如在处于40至 70°C范围内的温度冷却。然后，溅射法在与前面的层Si、S2同样的条件下继续进行。 适当的是，形成钎焊层5的层Sl、S2、S3的厚度处于0. 2至0. 4 μ m范围内。按照特别具有优点的构造方案，针焊层5由三个层Si、S2、S3形成，三个层Si、S2、S3分别具有 0. 25至0. 35 μ m的厚度。附图标记列表
1芯片体
2层复合体
3基础层
4第一中间层
5钎焊层
6贵金属层
7焊料
8DCB基板
9基板体
10铜层
Gl第一界面
G2第二界面
Kl第一接触面
K2第二接触面
P孔隙
Sl第一层
S2！第一层
S31第二层 ο
权利要求
1.芯片，在所述芯片中，在由半导体材料制成的芯片体(1)的一侧上设置有用于产生 钎焊连接的层复合体(2)，其中，所述层复合体(2)由多个彼此相叠跟随的、用物理涂覆法 制成的金属层(3、4、5、6)形成，并且其中，在位于所述层复合体(2)表面上的贵金属层(6) 与所述芯片体(1)之间设置有能被钎焊的钎焊层(5)，其特征在于，所述钎焊层(5)具有至少一个通过中断所述涂覆法而形成的界面(G1、G2)。
2.按照权利要求1所述的芯片，其中，所述层复合体(2)的与所述芯片体(1)接触的基 础层(3)基本上由铝形成。
3.按照前述权利要求之一所述的芯片，其中，设置在所述钎焊层(5)与所述基础层(3) 之间的第一中间层⑷基本上由Ti或Cr或者由Ti与W组成的合金形成。
4.按照前述权利要求之一所述的芯片，其中，设置在所述贵金属层(6)与所述钎焊层 (5)之间的第二中间层基本上由Ti形成。
5.按照前述权利要求之一所述的芯片，其中，所述半导体材料基本上由以下材料之一 形成Si、SiC、SiGe、GaAs0
6.按照前述权利要求之一所述的芯片，其中，形成所述钎焊层(5)的晶体的平均晶体 尺寸在至少一个垂直地远离所述界面(G1、G2)指向的方向上首先是增大的。
7.按照前述权利要求之一所述的芯片，其中，形成所述钎焊层(5)的晶体的平均晶体 尺寸在从位于与其他金属层的边界上的接触面(K1、K2)朝向所述界面(G1、G2)去的方向上 首先是增大的。
8.按照前述权利要求之一所述的芯片，其中，包含在所述钎焊层(5)中的孔隙(P)的频 度在所述界面(G1、G2)的区域内具有最大值。
9.按照前述权利要求之一所述的芯片，其中，所述钎焊层(5)基本上由Ni或者Ni/V合 金形成。
10.按照前述权利要求之一所述的芯片，其中，所述钎焊层(5)具有至少两个由不同金 属制成的层，其中，所述金属从以下组中选择Ni、Ti、W或者Ni/V合金。
11.按照前述权利要求之一所述的芯片，其中，所述钎焊层(5)的厚度为0.7至 1. 2μ ，优选为 0. 8 至 1. Ομ 。
12.按照前述权利要求之一所述的芯片，其中，所述物理涂覆法是PVD法或者溅射法。
13.芯片基板复合体，其中，按照前述权利要求之一所述的芯片借助与所述钎焊层(5) 相连的焊料(7)与基板⑶连接。
14.按照权利要求13所述的芯片基板复合体，其中，所述基板(8)是DCB基板，并且所 述焊料(7)与设置于所述DCB基板上的铜层(10)接触。
15.按照权利要求13或者14所述的芯片基板复合体，其中，所述焊料(7)由基本上由 Sn和Ag形成的合金制成。
全文摘要
本发明涉及一种芯片，在这种芯片中，在由半导体材料形成的芯片体(1)的一侧上设置有用于产生钎焊连接的层复合体(2)，其中，所述层复合体(2)由多个彼此相叠跟随的、用物理涂覆法制成的金属层(3、4、5、6)形成，并且其中，在位于层复合体(2)表面上的贵金属层(6)与芯片体(1)之间设置有可被钎焊的钎焊层(5)。为了避免焊料(7)不希望地穿过层复合体(2)，则按照本发明提出，钎焊层(5)具有至少一个通过中断涂覆法而形成的界面(G1、G2)。本发明给出一种可以尽量简单并且成本低廉地制造的芯片，这种芯片能够以很高的工艺可靠性得以钎焊。尤其在多次钎焊时，会确保钎焊连接良好的机械强度和/或导电能力。
文档编号H01L23/00GK101996954SQ20101025090
公开日2011年3月30日 申请日期2010年8月10日 优先权日2009年8月18日
发明者斯文·贝尔贝里希 申请人:赛米控电子股份有限公司