专利名称：制备双大马士革结构的方法
技术领域：
本发明涉及半导体器件技术领域，尤其涉及一种制备双大马士革结构的方法。
背景技术：
随着集成电路制造技术的不断发展，半导体芯片的特征尺寸不断缩小；同时，随着 芯片内的晶体管数不断增加，功能越来越强，芯片的金属连线在越来越细的同时，层次越来 越多。这就使得由连线电阻和连线间介质层电容产生的电阻-电容(RC)延迟对芯片速度 的影响越来越大，甚至超过了决定晶体管本身速度的栅延迟。因此设法减少连线电阻及降 低连线间电容，已成为进一步提高芯片速度的关键。为了解决电阻-电容延迟(RC delay)的问题，业内采取的措施是(1)使用符合 IC工艺的低介电材料(介电常数小于3. 0)，使多重金属内连线之间的介电层的介电常数比 硅更低，从而降低寄生电容；( 采用铜取代铝作为半导体元件中互连线的导电材料，降低 电阻；与铝相比，铜的电阻系数小，熔点高，抗电致迁移能力强，且能承载更高的电流密度， 并且由于铜可以做得更细，因此采用铜制程还可以降低电容和功耗，同时可以提高元件的 封装密度。由于铜难以被刻蚀，因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不 适用的。为此，一种新的被称为双大马士革(Dual Damascene)结构的布线方式被开发出 来。所谓双大马士革结构工艺是指先在介质层中开出互连沟槽和通孔，然后通过电镀或化 学镀铜在互连沟槽和通孔中淀积铜，再利用化学机械抛光(CMP)将过填的铜磨去。制作双大马士革结构的常用方法一般有以下几种1、全通孔优先法(Full VIA First) ；2、半通孔优先法(Partial VIA First) ；3、金属导线优先法(Full Trench First)； 4、自对准法(self-alignment)等。上述几种方法都各自存在优势和不足，加以评估改进后，目前，全通孔优先法 (Full VIA First)在工业界应用最为广泛。全通孔优先(Full VIA First)工艺对沟槽的 套刻问题不敏感，因此不易导致通孔失效，工艺窗口较大，但在通孔填充的步骤上，失败的 通孔填充或者填充不均勻必然导致后序工艺的不良反应，甚至失败，并且常规的填充试剂 和后续光刻工艺使用多种不同类型化学物质，工艺繁琐，且后道刻蚀工艺复杂。总之，传统 的双大马士革工艺涉及到的通孔填充和刻蚀步骤，工艺复杂且繁多。
发明内容
本发明的目的在于提供一种制备双大马士革结构的方法，以解决现有的双大马士 革工艺在通孔填充和刻蚀上面临的问题。为解决上述问题，本发明提出一种制备双大马士革结构的方法，该方法包括如下 步骤提供半导体衬底；在所述半导体衬底上依次形成刻蚀阻挡层以及图形化的光刻胶 层，所述图形化的光刻胶层定义了通孔结构；形成覆盖所述刻蚀阻挡层和所述图形化的光 刻胶层的介质层；光刻并刻蚀所述介质层至暴露出所述图形化的光刻胶层，以形成沟槽；
3去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻挡层，以形成与所述 沟槽连通的通孔；在所述通孔和沟槽内填充金属。可选的，所述介质层是利用旋涂方式形成的。可选的，在刻蚀所述介质层至暴露出所述图形化的光刻胶层的步骤之前，还包括 烘烤所述半导体衬底，以使所述介质层发生热交联反应。可选的，在所述通孔和沟槽内填充金属的步骤包括在所述通孔和沟槽的底部和 侧壁处生长金属阻挡层和粘附层；在所述介质层上以及所述通孔和沟槽内形成金属互连材 料；以及利用化学机械抛光工艺去除所述介质层上的金属互连材料，剩下所述通孔和沟槽 内的金属。可选的，在所述介质层上以及通孔和沟槽内形成金属互连材料是通过物理气相沉 积和电化学镀工艺实现的。可选的，在所述半导体衬底与所述刻蚀阻挡层之间形成有衬底介质层。可选的，所述衬底介质层的材料为二氧化硅。可选的，所述介质层为低介电常数介质层。可选的，所述介质层的材料是含有硅的有机聚合物。可选的，所述含有硅的有机聚合物的材质是硅倍半氧烷。可选的，干法刻蚀所述介质层至暴露出所述图形化的光刻胶层以形成所述沟槽。可选的，所述刻蚀阻挡层的材料为氮化硅或碳化硅。可选的，干法刻蚀去除所述图形化的光刻胶层以及图形化的光刻胶层下方的刻蚀 阻挡层。与现有技术相比，本发明提供的制备双大马士革结构的方法先形成覆盖所述刻蚀 阻挡层和图形化的光刻胶层的介质层，之后刻蚀所述介质层至暴露所述图形化的光刻胶层 以形成沟槽，再通过去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻 挡层，形成与所述沟槽连通的通孔，从而简化了传统双大马士革的工艺步骤。另外，利用旋涂方式形成所述介质层，由于介质层的材料具有的流动性使形成的 介质层平坦性较佳，避免了介质层表面不平坦对后道工艺产生不利影响。此外，采用低介电常数的介质层有效降低了内连线的寄生电容，从而降低RC延 迟，并缓解内连线之间的干扰，进而改善器件的操作的速度。
图1为本发明实施例提供的制备双大马士革结构的方法步骤流程图；图2A至图2G为本发明实施例提供的制备双大马士革结构的方法中各步骤对应的 器件的剖面结构示意图。
具体实施例方式以下结合附图和具体实施例对本发明提出的制备双大马士革结构的方法作进一 步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附 图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实 施例的目的。
本发明的核心思想在于，提供一种制备双大马士革结构的方法，该方法先形成覆 盖所述刻蚀阻挡层和图形化的光刻胶层的介质层，之后光刻并刻蚀所述介质层至暴露出所 述图形化的光刻胶层以形成沟槽，再通过去除所述图形化的光刻胶层以及所述图形化的光 刻胶层下方的刻蚀阻挡层，以形成与所述沟槽连通的通孔，从而简化了传统双大马士革的 工艺步骤。请参考图1，其为本发明实施例提供的制备双大马士革结构的方法步骤流程图，结 合该图1，该方法包括以下步骤步骤S101，提供半导体衬底；步骤S102，在半导体衬底上依次形成刻蚀阻挡层以及图形化的光刻胶层，所述图 形化的光刻胶层定义了通孔结构；步骤S103，形成覆盖所述刻蚀阻挡层和图形化的光刻胶层的介质层；步骤S104，光刻并刻蚀所述介质层至暴露出所述图形化的光刻胶层，以形成沟 槽；步骤S105，去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻 挡层，形成与所述沟槽连通的通孔；步骤S106，在所述通孔和沟槽内填充金属。下面将结合剖面示意图对本发明的制备双大马士革结构的方法进行更详细的描 述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发 明，而仍然实现本发明的有利效果。参见图2A所示，并结合步骤SlOl和步骤S102，首先，提供半导体衬底200。所述 半导体衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝 缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)。然后，在所述半导体衬底200上依次形成刻蚀阻挡层202以及图形化的光刻胶层 203，所述图形化的光刻胶层203定义了后续形成的通孔206。优选的，所述光刻胶层203通过光刻和显影技术实现图形化。在所述刻蚀阻挡层 202与所述半导体衬底200之间形成有衬底介质层(未图示)，在本实施例中，所述衬底介 质层材料采用二氧化硅，其中二氧化硅起到调节刻蚀阻挡层202与半导体衬底200之间应 力的作用。在本实施例中，所述刻蚀阻挡层202采用氮化硅材料。参见图2B所示，并结合步骤S103，接着，在所述刻蚀阻挡层202和图形化的光刻 胶层203上旋涂介质材料，以形成介质层204，所述介质层204覆盖所述图形化的光刻胶层 203和刻蚀阻挡层202。可利用旋涂方式形成所述介质层204，由于介质层204的材料具有 的流动性使形成的介质层204平坦性较佳，避免了介质层204表面不平坦对后序工艺产生 不利影响。较佳的，所述介质层204选用低介电常数材料，以降低内连线的寄生电容，从而降 低RC延迟，并缓解内连线之间的干扰，进而改善器件的操作的速度。所述介质层204材料 可以是含有硅的有机聚合物，在本实施例中，所述介质层204材料采用硅倍半氧烷。参见图2C所示，通过与下方的光刻胶图形进行对准，在所述介质层204上光刻形 成图形化的光刻胶201。参见图2D所示，并结合步骤S104，以图形化的光刻胶201为掩膜，采用干法刻蚀
5的方式刻蚀所述介质层204，以形成沟槽205，所述沟槽205暴露出所述图形化的光刻胶层 203。参见图2E所示，并结合步骤S105，随后，采用干法刻蚀依次去除所述图形化的光 刻胶层203以及所述图形化的光刻胶层203下方的刻蚀阻挡层202，以形成与所述沟槽205 连通的通孔206，并去除图形化的光刻胶201。本领域技术人员可以理解的是，在形成所述 图形化的光刻胶层203之后，述可以通过对图形化的光刻胶层203进行修整(trimming)来 得到更小尺寸的通孔206。参见图2F以及图2G所示，并结合步骤S106，最后，在所述通孔206和沟槽205内 填充金属207。在本实施例中，在所述通孔206和沟槽205内填充金属207的步骤具体包括在所 述通孔206和沟槽205的底部和侧壁处生长金属阻挡层(未图示)和粘附层(未图示)；在 所述介质层204上以及所述通孔206和沟槽205内形成金属互连材料208 ；以及利用化学 机械抛光工艺去除所述介质层204上的金属互连材料208，留下在所述通孔206和沟槽205 内填充的金属207。可选的，在所述介质层204上以及所述通孔206和沟槽205内形成金属互连材料 208是通过物理气相沉积和电化学镀工艺实现的。可选的，在刻蚀所述介质层204至暴露出所述图形化的光刻胶层203的步骤之前， 还包括烘烤所述半导体衬底200，以使所述介质层204发生热交联反应。在本实施例中，对所述半导体衬底200进行烘烤的温度为350°C 400°C，烘烤时 间为2分钟 3分钟，在进行烘烤的过程中，所述介质层204发生热交联反应，由反应前具 有流动性的胶体变成固体。综上所述，本发明提供了一种制备双大马士革结构的方法，该方法先形成覆盖所 述刻蚀阻挡层202和图形化的光刻胶层203的介质层204，之后刻蚀所述介质层204至暴露 所述图形化的光刻胶层203以形成沟槽205，再去除所述图形化的光刻胶层203以及所述图 形化的光刻胶层203下方的刻蚀阻挡层202，形成与所述沟槽205连通的通孔206，大大简 化了传统双大马士革工艺的通孔填充和刻蚀步骤。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种制备双大马士革结构的方法，其特征在于，包括提供半导体衬底；在所述半导体衬底上依次形成刻蚀阻挡层以及图形化的光刻胶层，所述图形化的光刻 胶层定义了通孔结构；形成覆盖所述刻蚀阻挡层和所述图形化的光刻胶层的介质层；光刻并刻蚀所述介质层至暴露出所述图形化的光刻胶层，以形成沟槽；去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻挡层，以形成与 所述沟槽连通的通孔；在所述通孔和沟槽内填充金属。
2.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述介质层是利用 旋涂方式形成的。
3.如权利要求2所述的制备双大马士革结构的方法，其特征在于，刻蚀所述介质层至 暴露出所述图形化的光刻胶层的步骤之前，还包括烘烤所述半导体衬底，以使所述介质层 发生热交联反应。
4.如权利要求1所述的制备双大马士革结构的方法，其特征在于，在所述通孔和沟槽 内填充金属的步骤包括在所述通孔和沟槽的底部和侧壁处生长金属阻挡层和粘附层；在所述通孔和沟槽内以及介质层上形成金属互连材料；以及利用化学机械抛光工艺去除所述介质层上的金属互连材料，留下所述通孔和沟槽内的金属。
5.如权利要求4所述的制备双大马士革结构的方法，其特征在于，在所述介质层上以 及通孔和沟槽内形成金属互连材料是通过物理气相沉积和电化学镀工艺实现的。
6.如权利要求1所述的制备双大马士革结构的方法，其特征在于，在所述半导体衬底 与所述刻蚀阻挡层之间形成有衬底介质层。
7.如权利要求6所述的制备双大马士革结构的方法，其特征在于，所述衬底介质层的 材料为二氧化硅。
8.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述介质层为低介 电常数介质层。
9.如权利要求8所述的制备双大马士革结构的方法，其特征在于，所述介质层的材料 是含有硅的有机聚合物。
10.如权利要求9所述的制备双大马士革结构的方法，其特征在于，所述含有硅的有机 聚合物的材质是硅倍半氧烷。
11.如权利要求1所述的制备双大马士革结构的方法，其特征在于，干法刻蚀所述介质 层至暴露出所述图形化的光刻胶层以形成所述沟槽。
12.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述刻蚀阻挡层的 材料为氮化硅或碳化硅。
13.如权利要求1所述的制备双大马士革结构的方法，其特征在于，干法刻蚀去除所述 图形化的光刻胶层以及图形化的光刻胶层下方的刻蚀阻挡层。
全文摘要
本发明公开了一种制备双大马士革结构的方法，包括提供半导体衬底；在所述半导体衬底上依次形成刻蚀阻挡层以及图形化的光刻胶层，所述图形化的光刻胶层定义了通孔结构；形成覆盖所述刻蚀阻挡层和所述图形化的光刻胶层的介质层；光刻并刻蚀所述介质层至暴露出所述图形化的光刻胶层，以形成沟槽；去除所述图形化的光刻胶层以及所述图形化的光刻胶层下方的刻蚀阻挡层，以形成与所述沟槽连通的通孔；在所述通孔和沟槽内填充金属。该发明大大简化了传统双大马士革工艺的通孔填充和刻蚀步骤。
文档编号H01L21/768GK102082118SQ20101029724
公开日2011年6月1日 申请日期2010年9月29日 优先权日2010年9月29日
发明者胡红梅 申请人:上海集成电路研发中心有限公司