专利名称：用于制作非平面微电子部件的方法
技术领域：
本发明涉及制作弯曲的凹微电子部件。本发明在图像传感器领域具有特别的应用。
背景技术：
电子成像器经常包含使用CMOS或CXD技术的由硅制成的平面半导体图像传感器 以及形成在图像传感器上捕获的观察场景的图像的光学元件。然而，在由简单的凸透镜形成的图像不是平面的而是球形的(称为“场弯曲”的现 象)这方面来说，使用这种简单的凸透镜作为光学元件不能令人满意。实际上，由聚焦透镜 投射到平面传感器上的图像要么是中心清晰但是其边缘不清晰，要么是与此相反。这尤其 解释了为什么要制造由同样经历特殊目的的表面处理从而对它们所产生的图像进行定形 以匹配传感器的平坦性的透镜组形成的复杂光学元件。然而，即使现有的最复杂的光学元件仍然引起一定数量的几何像差和色像差，这 些像差包括桶形畸变和枕形畸变、球形像差(或者所谓“漫射光”像差)、慧差、像散、渐晕、发 晕、杂散光(反射)、甚至色像差。这些像差必须在实际形成图像时通过使用庞大的复杂光学元件和/或随后通过 实施需要相当大的计算能力的图像处理算法来校正。因而，传感器的平面性质是像差的直 接起因并且校正这些像差需要相机和数字相机中有庞大昂贵的透镜以及强大的机载计算 机。消除由场弯曲导致的误差的一种有效方式是调整图像传感器的形状，使得其与由 光学元件形成的图像的形状基本上相同。因此，使传感器弯曲的能力使得不仅能够校正像 差，而且能够设计出不需要强大计算能力的不昂贵的相机和紧凑的相机。因此，在成像领域中设计弯曲传感器的吸引力是显而易见的。图1和2示出根据现有技术，例如在文献US 7 390 687中描述的具有凹传感器的 成像器的制作方法。根据该方法，平面传感器100最初制作在基板102的表面上，所述传感器100的读 出电路104以及连接106也形成在该基板内；整个器件包封在能够随后容纳光学元件(未示 出)的封装108中。平面传感器100和基板102制成更薄从而给予它们足够的柔性而能够弯曲。该组件接着安装在第二基板110上，凹腔体112形成于该第二基板中，该腔体具有 传感器100最终需要的形状。馈通部(feedthrough) 114也从基板110的后表面形成到腔 体 112。腔体112接着被减压。这形成导致传感器100和基板102沉陷(slump)到腔体112 中的压力差。后者因而呈现与腔体112相同的形状，并且由于存在预先沉积在腔体112中 的粘合剂膜的原因，基板102附连到腔体112。然而，基板102和传感器100分离地装配在基板110上，而腔体112是已经形成的。因而在基板102和传感器100被定形以匹配腔体之前，它们没有支撑。实际上，一旦基板102和传感器100装配在腔体112上，就很难甚至是不可能再调 整基板102和传感器100 了。例如，难以将例如保护层或微透镜的新元件添加到基板102或 添加到传感器100。实际上，调整基板102和传感器100必定涉及到对它们施加压力，不管 这种调整是机械的(抛光、接合等)、化学的(真空沉积、等离子体蚀刻等)还是物理的(光刻)。 基板102和传感器100因此在腔体112之上弯曲，使得难以使用常规方法调整它们。再者， 施加到基板102和传感器100的压力差的变化导致它们振动，更加使得任何调整都很困难。为了克服这些缺点，需要非常精确地监测它们所经受的压力差从而保持它们总是 平坦的，但是如果不确切地知晓由所述方法施加的压力，这证明是不可能的。因而，一旦基板102和传感器100已经装配在腔体112上，如上所述的现有技术方 法不可能允许调整基板102和传感器100。基板102和传感器100必须在它们装配之前就 被制作成最终状态。特别地，它们必须在当由于它们减小的厚度而具有柔性的时候被装配。 因此这在成像器的制作工艺期间强加了相当大的约束。此外，由硅制成的电子电路通常只有在它们厚度小于50 μ m时是柔性的。在这种 厚度下，很难握住它们，且任何操作错误都可能引起不期望的弯折或扭曲。此外，在上面解 释的方法的实例中，基板102和传感器100附连到封装108从而有利于对它们的处理，由此 提高处理的容易度，但是一旦基板102和传感器100已经成形以匹配腔体112，该封装成为 随后对成像器进行调整的障碍。
发明内容
本发明的目的是通过提出一种通过使用随后成形的腔体并通过施加压力差来制 作非平面微电子部件，特别是凹部件的替换方法来解决上述问题，该压力差大幅地减小通 过制作凹陷(dishing)而强加的应力并允许在其制作期间总是容易地处理该部件。为了实现这一点，本发明的目的是非平面微电子部件，特别是凹部件的制作方法， 该方法包含将包含有源柔性电路的层叠置在形成于基板中的腔体之上，该腔体被成形以 匹配希望赋予所述部件的轮廓；以及对所述层的任一侧施加压力差，从而致使柔性电路沉 陷到腔体中并因而呈现腔体的形状。根据本发明，柔性电路通过下述步骤叠置在腔体上
预先用相对于基板和柔性电路能够被选择性去除的材料填充腔体；
随后在如此填充的腔体上装配或形成柔性电路；
随后形成至少一个馈通部以进入所填充的腔体；以及
通过至少一个进入馈通部选择性蚀刻填充腔体的材料，从而去除所述材料。换言之，一旦腔体已经被填充，容纳该腔体的基板就具有与固体基板基本上相同 的机械属性。由于这个原因，在填充腔体的材料被蚀刻之前与腔体有关的所有约束都消失。 特别地，有可能选择通过使用常规方法直接在基板上制作柔性电路，一旦已经制作则装配 该柔性电路，或者装配包含柔性电路的厚块并随后使用标准方法从而使该块变薄。甚至有 可能在柔性电路已经叠置在基板上之后调整柔性电路，因为它是搁置在固体表面上的。术语“柔性电路”在这里是指能够变形而该变形不导致其结构有任何变化的电 路。典型地，这种柔性是源于含有电路的层的厚度，并且由于涉及到硅，该层的最大厚度为50Mm。术语“凹(的)”在这里是指碟状空间。例如，柔性电路由减薄到2 μ m至50Mm的厚度的常规CMOS电路构成，使得有可能 在大气压力下获得具有10 μ m至200 μ m偏斜的减薄基板弯曲。一旦柔性电路已经叠置在腔体上，也可以形成一个或多个馈通部，或者柔性电路 可包含允许进入填充腔体的材料的开口。根据本发明的特定实施例，该方法包含下述方面的一个或多个。填充腔体的材料为能够通过氧等离子体去除的树脂。柔性电路通过分子接合而接合在基板上。特别地 柔性电路被覆盖在硅氧化物层中；
一旦腔体已经形成且被填充，基板被覆盖在硅氧化物层中；
柔性电路装配在基板上，柔性电路的硅氧化物层沉积在基板的硅氧化物层上；以及
硅氧化物层被加热。特别地，加热使得有可能加强分子接合。通过小心地使腔体经受例如真空或降低的压力的第一压力，随后使组件经受比初 始压力大的第二压力而获得压力差，至少一个馈通部被阻塞。根据本发明的一个特定实施例，沉陷的柔性电路附连到腔体。特别地，腔体的底部 覆盖在第一材料中，以及填充腔体的材料的表面被覆盖在第二材料中，所述第一材料和第 二材料能够形成共晶体系。一旦填充腔体的材料被去除，则通过使部件达到共晶体系的共 晶温度，柔性电路附连到腔体。该微电子部件为图像传感器。然而，本发明可应用于希望弯曲的任意类型的微电 子部件。
通过阅读下述描述可以更容易地理解本发明，下述描述纯粹是通过实例方式给出 并且与附图有关，附图中相同的参考符号表示相同或相似部件，在附图中
图1和2为根据现有技术的方法在制作期间背侧电子成像器的示意截面图。图3至19为使用根据本发明的方法在其制作的各个阶段期间的电子成像器的截 面图20和21分别为用于同时制作几个凹成像器的其中形成有几个腔体的基板以及包含 多个图像传感器的晶片的顶视图；以及
图22至M为在凹腔体的一个实施例中所谓的夹具基板(grip substrate)的截面图。
具体实施例方式下面描述用于制作具有凹图像传感器的背侧电子成像器的方法。该方法通过形成厚的硅基板12开始(图3A和;3B)，厚度为0. 05微米至1微米的 SiO2层14沉积在该硅基板上。在基板12被减薄时，层14将最终用作阻挡层，如下文更详 细所解释的。厚度为2 μ m至5Mm的硅检测电路16形成于层14上且包含单一检测元件18 (例如，光电晶体管或光电二极管)或“像素”以及成像器的电子模拟和逻辑处理部件。因此在 本发明意义上，这构成了有源电路。用于对电路16的部件读取和极化(polarize)的金属互连22制作在电路16上， 这些互连被例如SiO的电介质围绕，该电介质形成厚度为1. 5 μ m至4Mffl的层20。最后，厚度为1 μ m至5Mm的硅氧化物SiO的层M沉积在含有互连的电介质层20 上。例如通过机械化学抛光接着使层M平面化，从而允许与称为“夹具基板”的另一基板 的后续分子接合，如下文更详细所解释的。例如，检测电路16是尺寸为Imm至5mm的矩形电路且包含边长尺寸为Iym至 10Mm、总数介于300，000和12，000, 000个像素之间的像素阵列。注意，检测电路16和包含互连的电介质层20是常规的并且限定成像器的图像传 感器的功能层。注意，任意类型的传感器和技术(CMOS，CCD)可以在此处实施，可根据预期 应用作出选择。因此，检测电路16和包含互连的电介质层20在下文中将不予以更详细解 释。应注意，元件16和20的厚度使得它们是柔性的。该方法还包含形成称为“夹具”基板30的硅基板，例如厚度为ΙΟμπι至IOOMffl的 树脂层32沉积在该硅基板上(图4)。凹腔体34随后通过使用凸模具形成在树脂32中，凸模具的形状为检测电路16的 期望形状的“反形”(图5)。树脂层32的厚度被选择为确保一旦腔体已经形成时树脂层的 残留厚度e尽可能薄，例如IMffl左右。随后用基本上等于1的树脂/硅选择比，对树脂层32进行离子束蚀刻。印在树脂 层32中的腔体34的形状因而传递到硅层30，从而在层30中产生凹腔体36 (图6)。如果 蚀刻选择比等于1，腔体34被精确地传递到层30。或者，腔体34的形状通过选择小于1的 选择比而被传递和放大或者通过选择大于1的选择比而被缩减。在选择不是1的选择比的 情形中，在树脂层32中形成腔体34的模具的形状以及该层的厚度被调适从而获得在硅层 30中检测电路16的期望的最终形状。残留树脂随后从层30去除，且层30的热氧化是在50nm至0. 5微米的厚度38之 上，例如在氧化炉中进行的。厚度为IOOnm至1微米的金属层40随后沉积在腔体36中(图7)。该金属例如沉 积在层38的整个表面区域之上，并且随后沉积在腔体36外部的金属以恰当方式，例如通过 使用掩模接着相对于硅氧化物38进行选择性化学蚀刻或者通过机械化学抛光而被去除。层40中的金属构成共晶体系的成份之一，该共晶体系使得有可能随后将层M焊 接到凹腔体的底部，如下文更详细所解释的。形成共晶体系的金属被选择为使得该体系的 熔化温度低于成像器的脆性材料的熔化温度，尤其是层20中的互连的金属以及随后将被 形成的微透镜的材料的熔化温度。例如，层40的金属为锡，其旨在与金结合从而形成熔化 温度低于对01的共晶体系。该方法通过下述而继续沉积聚酰亚胺类型树脂42从而填充腔体36，接着通过去 除沉积在腔体36外部的树脂从而露出在层30的平坦部分之上的硅氧化物层38 (图8)。组件随后在至少等于在根据本发明的方法的其余部分期间所述组件将经受的最 高温度的温度下被退火，从而预防性地对腔体36中包含的树脂42除气。厚度为IOOnm至1微米的金属层沈沉积在填充树脂42中(图9)。对于所讨论的共晶体系，层沈的构成金属对构成金属层40的金属进行补充。例如，如果金属层沈由锡 制成，则金属层40由金构成。取决于这两种材料的相对比例，所获得的金/锡共晶体系具 有200°C至240°C的熔化温度。随后在低于先前退火温度的温度沉积例如由SiO制成的、厚度为0. 1微米至2微 米的电介质层37，从而密封腔体36。形成夹具基板30的组件随后例如通过机械化学抛光被平面化。包含检测电路16的组件和形成夹具基板30的组件随后一个装配在另一个之上， 使得硅氧化物层24和37对齐(图IOA和10B)。随后进行这些层的低温分子接合从而附连这两个组件，随后通过将两个组件加热 到低于树脂42的退火温度的温度来加强该接合。以此方式获得单个硅氧化物层44。置于检测电路16之下的基板12随后被减薄(图11)从而使得有可能实现经由成 像器的背侧46对电磁辐射进行检测，在基板12的减薄期间S^2层H用作阻挡层。在所示实施例中，基板12全部被去除。厚度为1 μ m至5Mm的检测电路16随后按 照对于背侧成像器而言以现有技术本身已知的方式捕获光子。一旦基板12被减薄，则组件随后被翻转(图12)。该方法通过根据预期应用完成该成像器而继续。例如，如果需要在可见域中的检测，该方法通过下述继续使用光刻来沉积与检测 电路16的像素相对的红色树脂珠48、绿色树脂珠50和蓝色树脂珠52从而限定RGB检测底 版(mastering)，如色彩检测领域中本身所已知的。由透明树脂制成的微透镜M随后制作 在树脂珠48、50、52上从而将电磁辐射集中在电路16 (图13)的单一检测元件18 (图 上。通过在200°C至240°C的温度下退火，微透镜M随后被硬化。通过在整个表面区域46之上沉积未硬化的树脂56 (图14)，接着通过从微透镜M 的区域去除掉所述树脂从而露出如下文所解释的将形成通道(shaft)处的表面，微透镜M 被保护。随后在低于150°C的低温进行硅氧化物的沉积，从而保护沉积在微透镜M上的树脂。这里注意，正是夹具基板30 (腔体36被填充)的固体性质使得有可能使用常规技 术来使基板12更薄，以通过光刻制作树脂珠48、50、52以及制作微透镜M。一旦成像器的检测和光学部分57已经完成，该方法通过使该部分57弯曲而继续。更具体地说，通过光刻穿过电路16的层14、层20以及层44，直到腔体36以及特别 是填充该腔体的树脂42，形成排放通道58。通道58形成为围绕电路16的像素的外围，并 具有被选择为允许随后没有困难地塞住的直径。例如，通道58的直径为400nm至2微米。一旦通道58形成，执行树脂42的选择性蚀刻，特别是使用通过通道58馈送到所 述树脂的氧等离子体。已知该氧等离子体与例如树脂或聚酰胺的有机化合物相互作用，由 此形成经由通道58散逸的挥发性化合物。填充腔体36的树脂42随后全部从腔体去除(图 16)。一旦腔体36被清空，由于通道58的原因，腔体内部的压力等于外部压力。因此在 该阶段，在腔体和外部环境之间没有压力差，而不管外部环境的压力是多大。该方法随后通过下述继续使组件减压，并且在真空中沉积硅氧化物60从而塞住 通道58 (图17A禾口 17B)。
一旦通道58已经被塞住，例如通过重新建立大气压力，组件所经受的真空被打 破。这随后致使置于腔体36之上的层沉陷并致使它们呈现腔体36的形状，特别是检测电 路16的形状(图18A和18B)，这是由当树脂42被清空时腔体36内部的真空和施加在表面 46上的大气压力之间的压力差引起的。该方法随后通过下述继续通过使用光刻去除沉积在微透镜M上的保护物(SW2 和树脂层)。树脂从微透镜讨被选择性去除，因为后者已经在至少200°C的温度下被退火且 因此被硬化，而保护树脂在150°C的温度下被退火(图19)。组件随后上升到由层沈和40形成的锡/金共晶体系的熔化温度，使得氧化物层 24，以及由此所有形成于后者顶部上的层都附连到腔体的底部。上文描述了凹传感器的形成。然而可以同时制作多个凹传感器。例如，如图20所 示的，夹具基板包含按照如上所述方式形成的多个腔体，优选地为尽可能接近图像传感器 的期望的球形凹形状的圆形腔体。相应地，几个检测电路以及它们的关联连接可以制作在 单个元件中，如图21所示。图22至M说明制作腔体36的替换方式。在此变型中，厚度为IOOnm至1微米的 硬掩模70形成于基板30的表面上(图22)。掩模70的硬度在这里是依据将不会侵蚀或者 仅仅轻微地侵蚀所述掩模的后续抛光来限定的。掩模70随后在基板30中将形成腔体的位置处被光刻(图23)，随后进行机械化学 抛光。当应用在大的表面区域之上时，这种类型的抛光自然地产生与腔体的期望形状相似 的凹表面(图24)。在前文中是在制作配备有凹传感器的成像器的情况下描述了本发明。显而易见的 是，本发明可以应用于任意类型的需要具有凹表面的电子部件。腔体36例如是平坦的并且 相对于夹具基板的平面以预定角度倾斜，以便获得相对于基板倾斜的平面电路。还可能获 得相对于参考表面倾斜的微镜。
权利要求
1.一种用于制作非平面微电子部件，特别是凹部件的方法，该方法包括将含有有源柔性电路(16，20，24)的层叠置在根据所述部件的期望轮廓成形的腔体 (36)之上，所述腔体形成于基板(30)中；以及对所述层的任一侧施加压力差，从而致使柔性电路(16，20，24)沉陷到腔体(36)中，因 而致使电路呈现所述腔体的形状；其特征在于柔性电路(16，20，24)和腔体(36)的叠置是通过下述来实现的 用相对于基板(30)和柔性电路(16，20，24)能够被选择性去除的材料(42)填充所述腔 体(36)；然后在如此填充的腔体(36 )上装配或形成柔性电路(16，20，24 )； 然后形成至少一个馈通部(58)以进入所填充的腔体；以及通过至少一个馈通部(58 )选择性蚀刻填充腔体(36 )的材料(42 )，从而去除所述材料。
2.如权利要求1所述的用于制作非平面微电子部件的方法，其特征在于填充腔体 (36)的材料(42)为能够借助氧等离子体被去除的树脂。
3.如权利要求1或2所述的用于制作非平面微电子部件的方法，其特征在于柔性电路 (16，20，24)通过分子接合而被接合在基板(30)上。
4.如权利要求3所述的用于制作非平面微电子部件的方法，其特征在于 柔性电路(16，20，24 )被硅氧化物层(24 )覆盖；一旦腔体(36 )已经形成并被填充，则基板(30 )被硅氧化物层(37 )覆盖； 柔性电路(16，20，24)被装配在基板(30)上，其中柔性电路(16，20，24)的硅氧化物层 (24)沉积在基板(30)的硅氧化物层(37)上；以及 硅氧化物层(24，37)被加热。
5.如权利要求1至3中的任一项所述的用于制作非平面微电子部件的方法，其特征在 于在使清空了材料(42)的腔体经受第一压力、通过使组件经受比第一压力大的第二压力而 获得压力差之后，至少一个馈通部(58 )被塞住。
6.如上述权利要求中的任一项所述的用于制作非平面微电子部件的方法，其特征在 于沉陷的柔性电路(16，20，24 )附连到腔体(36 )。
7.如权利要求6所述的用于制作非平面微电子部件的方法，其特征在于 腔体(36)的底部被覆盖在第一材料中；填充腔体的材料(42)的表面被覆盖在第二材料中，第一材料和第二材料能够形成共晶 体系；以及一旦填充腔体(36)的材料(42)已经被去除，通过将所述部件上升到共晶体系的共晶 熔化温度，将柔性电路(16，20，24)附连到腔体(36)。
8.如上述权利要求中的任一项所述的用于制作非平面微电子部件的方法，其特征在 于该微电子部件为图像传感器。
全文摘要
本发明涉及用于制作非平面微电子部件的方法。用于制作非平面微电子部件，特别是凹部件的方法，该方法包括将含有有源柔性电路的层叠置在根据所述部件的期望轮廓成形的腔体之上，所述腔体在基板中形成；以及对所述层的任一侧施加压力差，从而致使柔性电路沉陷到腔体中，因而致使电路呈现腔体的形状。柔性电路和腔体的叠置是通过下述实现的用相对于基板和柔性电路能够被选择性去除的材料填充腔体；随后将柔性电路装配或形成于如此被填充的腔体上；随后形成至少一个馈通部以进入填充的腔体；以及经由至少一个馈通部选择性蚀刻填充腔体的材料从而去除所述材料。
文档编号H01L21/50GK102117818SQ201010563118
公开日2011年7月6日 申请日期2010年11月29日 优先权日2009年12月22日
发明者B·吉法尔, N·穆西, Y·卡佐 申请人:法国原子能及替代能源委员会