专利名称：磁敏达林顿晶体管的制作方法
技术领域：
本实用新型涉及一种达林顿晶体管及其制造方法，尤其是一种磁敏达林顿晶体管。
背景技术：
目前，常用的磁敏传感器包括HALL (霍尔)传感器及磁性材料传感器；上述磁敏传 感器的灵敏度低，功能单一，且使用复杂，操作不够方便。
发明内容本实用新型的目的是克服现有技术中存在的不足，提供一种磁敏达林顿晶体管， 其灵敏度高，工艺操作简单，使用方便，安全可靠。按照本实用新型提供的技术方案，在所述达林顿晶体管的截面上，包括第一导电 类型的半导体基板，所述半导体基板包括第一导电类型衬底与第一导电类型的外延层，所 述第一导电类型外延层邻接所述第一导电类型衬底；其创新在于在所述达林顿晶体管的截面上，所述第一导电类型外延层上部设有第一区域与第 二区域；所述第一区域与第二区域均包括第二导电类型基区及位于所述第二导电类型基区 上部的第一导电类型发射区；所述第一区域内的第二导电类型基区与第二区域内的第二导 电类型基区利用第一导电类型外延层相隔离；所述第一导电类型外延层上淀积有第一介质 层；所述第一区域与第二区域内对应的第二导电类型基区、第一导电类型发射区上方分别 设有第一接触孔与第二接触孔；所述第一接触孔与第二接触孔内均淀积有互连金属层，所 述互连金属层与对应的第二导电类型基区及第一导电类型发射区相接触；所述互连金属层 上淀积有第二介质层；所述第二介质层将对应第一接触孔与第二接触孔内的互连金属层相 隔离；所述第一区域内的第一导电类型发射区通过互连金属层与第二区域内的第二导电类 型基区连接成等电位；所述第一区域内对应于第二导电类型基区上方设有第一连接孔；所 述第二区域内对应于第一导电类型发射区上方设有第二连接孔，所述第二连接孔与第一连 接孔均从第二介质层的表面延伸到互连金属层；所述第二连接孔内淀积有磁性层，所述磁 性层填充在第二连接孔内，并覆盖在第二介质层上；所述磁性层通过互连金属层与第二区 域内的第一导电类型发射区连接。所述第二介质层上设有第三连接孔，所述磁性层填充在第三连接孔内，并与第三 连接孔内的互连金属层相接触。所述互连金属层的材料包括铝。所述磁性层的材料包括 GMR或TMR。所述第一介质层与第二介质层的材料包括氧化硅、氮化硅或氮氧化硅。上所述第一导电类型外延层的厚度为Iym 500μπι。所述磁性层的厚度为 IOym lOOOOym。所述第二介质层的厚度为100 10000 μ m。所述半导体基板的材料 包括硅。所述“第一导电类型”和“第二导电类型”两者中，对于N型达林顿晶体管，第一导 电类型指N型，第二导电类型为P型；对于P型达林顿晶体管，第一导电类型与第二导电类型所指的类型与N型达林顿晶体管正好相反。本实用新型的优点通过磁性层感应达林顿晶体管的电流产生的磁场，磁性层根 据感应的磁场能够控制达林顿晶体管的电流；工艺操作简单，灵敏度高，操作使用方便。
图1为本实用新型的结构示意图。图2为本实用新型的使用状态。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。如图1 图2所示以N型达林顿晶体管为例，本实用新型包括第一连接孔1、基 极2、第二介质层3、第二接触孔4、第一接触孔5、发射极6、第二连接孔7、磁性层8、第三连 接孔9、N+发射区10、N型外延层11、N+衬底12、集电极13、P型基区14、第一介质层15及 互连金属层16。如图1所示所述半导体基板包括N+衬底12与N型外延层11，所述N型外延层 11邻接N+衬底12。半导体基板具有两个相对主面，所述主面包括第一主面与第二主面，半 导体基板对应N+衬底12的主面为第二主面，N型外延层11的主面为第一主面；所述第一 主面与第二主面相对应。所述N型外延层11的掺杂浓度低于N+衬底12的掺杂浓度。所述N型外延层11的上部设有第一区域17与第二区域18，所述第一区域17与第 二区域18均包括P型基区14及位于所述P型基区14上部的N+发射区10。所述第一区域 17与第二区域18间利用N型外延层11相隔离。所述N型外延层11的第一主面上淀积有 第一介质层15 ；所述第一介质层15上设有第一接触孔5与第二接触孔4。所述第一接触孔 5与第二接触孔4均从第一介质层15的表面延伸到N型外延层11 ；所述第一接触孔5位于 第一区域17内P型基区14的上方，第二接触孔4位于N+发射区10的上方；所述第一接触 孔5与第二接触孔4间利用第一介质层15相间隔。所述第一接触孔5与第二接触孔4内 均淀积有互连金属层16，所述互连金属层16填充在第一接触孔5与第二接触孔4内，并覆 盖在第一介质层15上。所述互连金属层16上淀积有第二介质层3。第一区域17上方对 应第一接触孔5内的互连金属层16与第二接触孔4内的互连金属层16利用第二介质层3 相隔离；第二区域18上方对应第一接触孔5内的互连金属层16与第二接触孔4内的互连 金属层16利用第二介质层3相隔离。所述第一区域17上方第二接触孔4内的互连金属层 16与第二区域18上方第一接触孔5内的互连金属层16相接触，将第一区域17内N+发射 区10与第二区域18内P型基区14连接成等电位。所述第一区域17与第二区域18内的 N+发射区10、P型基区14与N型外延层11间形成NPN型结构，通过将第一区域17内的N+ 发射区10与第二区域18内的P型基区14连接成等电位，实现了两个三极管复合成达林 顿晶体管的结构。所述第二介质层3上设有第一连接孔1、第二连接孔7与第三连接孔9，所述第一 连接孔1、第二连接孔7及第三连接孔9从第二介质层3的表面延伸到互连金属层16。所 述第一连接孔1位于第一区域17对应于第一接触孔5的上方，所述第二连接孔7位于第二 区域18对应于第二接触孔4的上方，所述第三接触孔9位于第二连接孔7的外侧。所述第二连接孔7与第三连接孔9内均淀积有磁性层8，所述磁性层8填充在第二连接孔7与第 三连接孔9内，并分别与对应的互连金属层16电性连接。所述磁性层8填充在第二连接孔 7内，并通过第二连接孔7下方的互连金属层16与第二区域18内的N+发射区10电性连接。所述互连金属层16对应于设置第一连接孔1的表面设置基极2 ；所述N+衬底12 的第二主面上设有集电极13 ；所述磁性层8上设置发射极6端。所述基极2、集电极13与 发射极6分别形成达林顿晶体管的基极端、集电极端与发射极端。上述结构的磁敏达林顿晶体管可以通过下述制造步骤实现a、提供两个具有相对主面的半导体基板，所述两个相对主面包括第一主面与第二 主面，所述N+衬底12的主面为第二主面，N型外延层11的主面为第一主面；所述第一主面 与第二主面相对应半导体基板采用N型导电结构，半导体基板的材料包括硅；所述N+衬底12可以选择低电阻率的硅材料，其电阻率可以选择为0 0. 5欧姆 /厘米，N+衬底12的厚度为10 IOOOym;所述N型外延层11的电阻率为1 1000欧姆 /厘米；N型外延层11的厚度可以选择为1 500 μ m ；b、在所述半导体基板的第一主面上淀积第一介质层15，所述第一介质层15的材 料包括氧化硅、氮化硅或氮氧化硅；所述第一介质层15的厚度为100 IOOOym ；C、选择性地掩蔽和刻蚀第一介质层15，在第一介质层15上刻蚀出第一接触孔5与 第二接触孔4，所述第一接触孔5与第二接触孔4从第一介质层15的表面延伸到第一主面；利用第一介质层15与第二接触孔5、第二接触孔4能够在N型外延层11上注入P 型杂质离子与N型杂质离子，能够在N型外延层11上部同时形成第一区域17与第二区域 18 ；d、利用第一介质层15向第一主面上注入P型杂质，并通过退火在N型外延层11 的上部形成第一区域17与第二区域18的P型基区14 ；所述P型基区14位于第一接触孔5 与第二接触孔4的下方；所述第一介质层15上对应于设置第一接触孔5与第二接触孔4外 的其余部分能够作为阻挡层，能够阻值P型杂质注入N型外延层11上部，使N型外延层11 上部能够同时形成第一区域17与第二区域18，所述第一区域17与第二区域18利用N型外 延层11相隔离；e、利用第一介质层15在上述第一主面上注入N型杂质，并通过退火在对应的P型 基区14内形成N+发射区10，所述N+发射区10位于第二接触孔4的下方；通过注入N型 杂质，形成N+发射区10 ；所述N+发射区10、P型基区14、N型外延层11能够形成NPN型 的三极管结构；f、在上述第一主面上淀积互连金属层16，所述互连金属层16填充在第一接触孔5 与第二接触孔4内，并覆盖在第一介质层15上；所述互连金属层16包括铝或铜；g、选择性的掩蔽和刻蚀互连金属层16，使所述第一区域17与第二区域18上对应 第一接触孔5与第二接触孔4内的互连金属层16相隔离；第一区域17内第二接触孔4的 互连金属层16与第二区域18内第一接触孔5内的互连金属层16相接触，使第一区域17 内对应于N+发射区10与第二区域18内P型基区14连接成等电位；所述第一区域17内的 N+发射区10与第二区域18内P型基区14连接成等电位，完成两个三极管的复合，形成达 林顿晶体管结构；[0028]h、在上述互连金属层16上淀积第二介质层3，所述第二介质层3覆盖在互连金属 层16上，并将第一区域17与第二区域18内对应的第一接触孔5、第二接触孔4内的互连金 属层16相隔离；所述第一区域17上第一接触孔5与第二接触孔4内的互连金属层16利用第二介 质层3相隔离；第二区域18上第一接触孔5与第二接触孔4内的互连金属层16也利用第 二介质层3相隔离；所述第二介质层3的材料包括氧化硅、氮化硅或氮氧化硅；所述第二介 质层3的厚度为100 1000 μ m ；i、选择性的掩蔽和刻蚀第二介质层3，在第二介质层3上分别形成第一连接孔1、 第二连接孔7与第三连接孔9 ；所述第一连接孔1位于第一区域17内第一接触孔5的上方， 所述第二连接孔7位于第二区域18内第二接触孔4的上方，所述第三连接孔9位于第二连 接7孔的外侧；j、在上述第二介质3层上淀积磁性8 ；所述磁性层8填充在第一连接孔1、第二连 接孔7及第三连接孔9内，并覆盖在第二介质层3上；所述磁性层8填充在第二连接孔7内， 通过第二连接孔7下方的互连金属层16与第二区域18内的N+发射区10电性连接，形成 磁敏达林顿晶体管结构；所述磁性层8的材料包括GMR(巨磁电阻)或TMR(隧道结效应磁电阻)；所述磁 性层8的电阻率为1 10000欧姆/厘米；磁性层8的厚度为10 10000 μ m ；k、选择性的掩蔽和刻蚀磁性层，刻蚀第一连接孔1内的磁性层8，得到第二区域18 上方的磁性层8 ；所述磁性层8通过互连金属层16与第二区域18内的N型发射区11相连， 形成如图1所示的结构。图2为本实用新型达林顿晶体管在等效状态下的使用状态图。所述第一区域17 形成三极管Tl，第二区域18形成三极管T2 ；通过将第一区域17内的N+发射区10与第二 区域18内的P型基区14利用互连金属层16连接成等电位，形成如三极管Tl与三极管T2 复合成达林顿晶体管的结构。所述N+衬底12上设置集电极13，第一连接孔1内设置基极 2，磁性层8上设置发射极6 ；使用时，将基极2与运算放大器19的输出端相连，运算放大器 19的同相端与磁性层8对应于与发射极6的另一端相连；磁性层8对应于与运算放大器19 相连的一端还与参考电阻Rext相连，达林顿晶体管的集电极13与负载相连，所述负载与参 考电阻Rext均与电源VCC相连；所述运算放大器19的反相端与参考电压相连。所述磁性层8能够直接感应达林顿晶体管中通过电流所产生的磁场，从而引起磁 性层8的磁阻变换；Rext为参考电阻(外接普通电阻或也可用对磁场敏感方向相反的磁 阻)，当磁性层8的磁阻变换时，磁性层8与运算放大器19的同相端相连的电压也在变换； 运算放大器19同相端的电压小于反相端的参考电压Vref时，从而使得运算放大器19的输 出低电平，即达林顿晶体管的基极2端为低电平，从而关断达林顿晶体管，取得达林顿晶体 管的电流控制。本实用新型通过磁性层8感应达林顿晶体管的电流产生的磁场，磁性层8根据感 应的磁场能够控制达林顿晶体管的电流；工艺操作简单，灵敏度高，操作使用方便。
权利要求1.一种磁敏达林顿晶体管，在所述达林顿晶体管的截面上，包括第一导电类型的半导 体基板，所述半导体基板包括第一导电类型衬底与第一导电类型的外延层，所述第一导电 类型外延层邻接所述第一导电类型衬底；其特征是在所述达林顿晶体管的截面上，所述第一导电类型外延层上部设有第一区域与第二区 域；所述第一区域与第二区域均包括第二导电类型基区及位于所述第二导电类型基区上部 的第一导电类型发射区；所述第一区域内的第二导电类型基区与第二区域内的第二导电类 型基区利用第一导电类型外延层相隔离；所述第一导电类型外延层上淀积有第一介质层； 所述第一区域与第二区域内对应的第二导电类型基区、第一导电类型发射区上方分别设有 第一接触孔与第二接触孔；所述第一接触孔与第二接触孔内均淀积有互连金属层，所述互 连金属层与对应的第二导电类型基区及第一导电类型发射区相接触；所述互连金属层上淀 积有第二介质层；所述第二介质层将对应第一接触孔与第二接触孔内的互连金属层相隔 离；所述第一区域内的第一导电类型发射区通过互连金属层与第二区域内的第二导电类型 基区连接成等电位；所述第一区域内对应于第二导电类型基区上方设有第一连接孔；所述 第二区域内对应于第一导电类型发射区上方设有第二连接孔，所述第二连接孔与第一连接 孔均从第二介质层的表面延伸到互连金属层；所述第二连接孔内淀积有磁性层，所述磁性 层填充在第二连接孔内，并覆盖在第二介质层上；所述磁性层通过互连金属层与第二区域 内的第一导电类型发射区连接。
2.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述第二介质层上设有第三 连接孔，所述磁性层填充在第三连接孔内，并与第三连接孔内的互连金属层相接触。
3.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述互连金属层的材料包括ο
4.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述磁性层的材料包括GMR 或 TMR。
5.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述第一介质层与第二介质 层的材料包括氧化硅、氮化硅或氮氧化硅。
6.根据权利要求1所述磁敏达林顿晶体管，其特征是上所述第一导电类型外延层的 Ιμ δΟΟμ 。
7.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述磁性层的厚度为 ΙΟμ10000 μ Hlo
8.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述第二介质层的厚度为 100 10000 μ m。
9.根据权利要求1所述的磁敏达林顿晶体管，其特征是所述半导体基板的材料包括娃。
专利摘要本实用新型涉及一种磁敏达林顿晶体管。其包括半导体基板，半导体基板包括衬底与外延层；第一导电类型外延层上部设有第一区域与第二区域；第一导电类型外延层上淀积有第一介质层；第一区域与第二区域内上方分别设有第一接触孔与第二接触孔；第一接触孔与第二接触孔内均淀积有互连金属层；互连金属层上淀积有第二介质层；第一区域内的第一导电类型发射区通过互连金属层与第二区域内的第二导电类型基区连接成等电位；第一区域上方设有第一连接孔；第二区域上方设有第二连接孔；第二连接孔内淀积有磁性层；所述磁性层通过互连金属层与第二区域内的第一导电类型发射区连接。本实用新型灵敏度高，工艺操作简单，使用方便，安全可靠。
文档编号H01L21/822GK201868434SQ20102021704
公开日2011年6月15日 申请日期2010年6月7日 优先权日2010年6月7日
发明者史训男, 唐伟, 汪涛, 王开, 范建林 申请人:无锡新硅微电子有限公司