专利名称：用于soi mosfet中的面积高效型主体接触的分层浅沟槽隔离的制作方法
技术领域：
本发明涉及绝缘体上半导体(SOI)器件以及用于制造该器件的方法。更具体地， 将绝缘体上半导体器件的主体连结至接地的衬底以改进阈值电压控制并且减小历史效应。 在没有所谓的T主体(Tbody)或H主体(Hbody)接触方案的情况下使主体接地。这种新主体接触结构减小了与传统主体接触相关联的高寄生电容。
背景技术：
绝缘体上硅(SOI)技术已成为了ー种在半导体器件的制造和生产中利用的日益重要的技木。SOI技术涉及在相对薄的单晶半导体层中形成晶体管，其中该单晶半导体层覆盖在绝缘层上。換言之，有源器件形成在布置在绝缘体层上的薄的半导体中，而非在器件的体半导体中。在典型的SOI晶体管中，主体通常与硅衬底隔离并且经常保持浮动。这对于电流灵敏电路应用可能导致问题，这是因为主体通常保持来自上次利用晶体管时的电荷。保持在主体内的电荷干扰器件的后续使用。已经提出了多种解决方案以解决与SOI半导体器件相关联的问题。例如，在SOI器件中使用主体接触解决了该问题，并且还允许改变阈值电压从而使得针对低功率应用可以减小待机功耗。传统上，已通过在有源区域上使用T形或H 形多晶硅结构来在SOI器件中形成主体接触，从而创建三个不同的区，包括源极区、漏极区和主体接触区。然而，T形或H形多晶硅结构布局占据面积并且增加了电路中耗费的功率。
发明内容
通过提供根据本发明的第一方面的如下SOI器件来实现如上文及下文描述的本发明的各种优点和目的，该SOI器件包括FET区，其包括SOI层；STI区，其具有将SOI器件与相邻的SOI器件分开的第一 STI层，该第一 STI层具
有第一厚度；主体接触区，其在FET区与STI区之间，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二 STI层；以及主体接触，其与SOI延伸部分接触；其中第一厚度不同于第二厚度。根据本发明的第二方面，提供了ー种SOI器件，包括体硅层；FET区、主体接触区和STI区；FET区包括SOI层以及在SOI层上的栅极；STI区具有将SOI器件与相邻的SOI器件分开的第一 STI层，第一 STI层具有第一厚度；主体接触区，其在FET区与STI区之间，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二 STI层；以及主体接触，其与SOI延伸部分接触；其中第一厚度不同于第二厚度。根据本发明的第三方面，提供了ー种形成SOI器件的方法，包括以下步骤形成FET区，其包括SOI层；形成STI区，其具有将SOI器件与相邻的SOI器件分开的第一 STI层，第一 STI层
具有第一厚度；在FET区与STI区之间形成主体接触区，主体接触区具有SOI层的延伸部分以及具有第二厚度的上覆第二 STI层；以及形成主体接触，其与SOI延伸部分接触；其中第一厚度不同于第二厚度。根据本发明的第四方面，提供ー种形成SOI器件的方法，包括以下步骤获得具有体硅层的晶片；在体硅上形成掩埋氧化物层；在掩埋氧化物层上形成硅层，经图案化的硅层形成第一部分以及与第一部分邻接的延伸部分，该延伸部分比第一部分薄；形成氧化物层，其包括在掩埋氧化物层上并且与延伸部分相邻的第一 STI区以及在延伸部分上的第二 STI区，第一 STI区和第二 STI区形成邻接分层STI，从而使得第一 STI 区与第二 STI区具有不同厚度；在硅层的第一部分上形成栅极，该栅极与硅层的第一部分包括FET区；与延伸部分接触的主体接触，其中主体接触、延伸部分以及第二 STI层形成主体接触区。
在所附权利要求中特別地阐明了被认为新颖的本发明的特征以及本发明的元件特性。附图仅出于说明的目的并且并未按比例绘制。然而，通过结合附图參考接下来的详细描述，可以关于操作方法和组织两者最佳地理解本发明本身，在附图中图1为现有技术的T-主体接触的图形表示。图2为根据本发明的具有主体接触的SOI器件的图形表示。图3至图14图示了制造除了主体接触之外的图2的SOI器件的エ艺。图15至图20图示了用于制造图2的SOI器件的主体接触的第一エ艺。图21至图27图示了用于制造图2的SOI器件的主体接触的第二エ艺。
具体实施例方式更详细地參照附图并且特別地參照图1，其示出了具有FET区12和主体接触区14 的SOI器件10。传统的T形栅极多晶硅层16将主体接触区14与FET区12分开。与SOI 器件10的布置有关的问题包括所使用的面积以及额外的栅极电容。
现在參照图2，其示出了根据本发明的SOI器件20，SOI器件20具有FET区22、由參考号M名义上指示的主体接触区以及栅极多晶硅层26。然而，应当理解，如将在下文中变得明显的，主体接触区M实际上浸没在FET区22的表面以下。图2中示出的SOI器件 20具有主体接触，该主体接触未利用T形或H形栅极多晶硅层。本发明利用两层浅沟槽隔离(STI)来形成主体接触区M和相邻的STI区。在图3至图14中图示了用于制造SOI器件20的エ艺，图3至图14是沿着图2中示出的箭头A-A的方向的横截面。现在參照图3，体硅衬底30具有连续的以下层掩埋氧化物层(下文称为“BOX”)32、薄硅层34(下文称为“S0I层”)、焊盘氧化物层36以及优选地为焊盘氮化物层的绝缘体层38。出于说明而非限制的目的，B0X32具有约为50nm-300nm 的厚度，SOI层34具有约为30nm-100nm的厚度，焊盘氧化物层36具有约为3nm_10nm的厚度，并且绝缘体层38具有约为30nm-200nm的厚度。现在參照图4，已经按照传统方式，在由參考号40指示的SOI器件20的一部分中从BOX层32图案化并蚀刻了 SOI层34、焊盘氧化物层36以及焊盘氮化物层38。现在參照图5，现在向SOI器件20的部分40填充氧化物填充42并且随后通过化学机械抛光(CMP)平坦化向下到达绝缘体层38。现在參照图6，在焊盘氮化物层38和氧化物填充42上方沉积氮化物层44。氮化物层44可以具有约为30nm-100nm的厚度。现在參照图7，已经通过传统方式对SOI器件20的一部分进行了图案化和蚀刻以移除氮化物层44和焊盘氮化物38的一部分，从而产生开ロ 46。通过开ロ 46曝露焊盘氧化物层36。现在參照图8，蚀刻持续以增加开ロ 46以穿过焊盘氧化物层36并且进入SOI层 34中。如对图7和图8进行比较时可见，通过形成开ロ 46局部地减小了 SOI层34的厚度。 开ロ 46下方的SOI层34的减小的厚度形成了焊盘氧化物36下方的SOI层34的较厚部分 37的SOI延伸部分35。SOI层34的SOI延伸部分35具有约为15nm_70nm的厚度。现在參照图9，已经在开ロ 46中和氮化物层44的顶部沉积了氧化物48。如图9 中所示，继而通过CMP将氧化物层48从氮化物层44的顶部移除。现在參照图10，已经通过传统手段对氧化物48进行回蚀刻以产生开ロ 50。处理目标是使氧化物48和焊盘氧化物层36近似处于同一水平面，尽管在实践中可能无法总是实现。相应地，如图10中所示，使氧化物48和焊盘氧化物层36处于稍微不同的水平面也在本发明的范围之中。现在參照图11，已经使用选择性蚀刻(诸如热磷酸)剥离了氮化物层44和氮化物
広38 ο现在參照图12，执行可选的深阱注入52以获得低主体电阻。将P型掺杂剂(诸如硼)注入η沟道FET中，而将η型掺杂剂(诸如砷或磷)注入ρ沟道FET中。选择注入物的能量和剂量从而使得在不会显著影响晶体管的阈值电压的情况下，使氧化物层48下方的SOI层34的SOI延伸部分35中的掺杂剂浓度最大化。图13示出了在移除焊盘氧化物36之后紧接着在栅极氧化物生长或沉积之前的 SOI器件20。氧化物层48与SOI层34的表面M近似齐平，但与氧化物填充42处于不同水平面(较低)。如本领域中所公知的，现在接下来通过栅极沉积和图案化、延伸和晕环注入以及间隔物形成来进行传统的CMOS工艺流程。现在参照图14，已经在SOI层34的表面M上形成了传统的多晶硅栅极58和源极/漏极间隔物57。多晶硅栅极58的末端必须部分地在SOI层34的SOI延伸部分35和氧化物层48上延伸。该多晶硅栅极58将位于完成的器件的FET区22中。执行传统的源极/漏极注入56。氧化物层48具有足以使得注入物56不能穿透到SOI层34的SOI延伸部分35中的厚度。剩余的氧化物填充42和氧化物层48分别在完成的SOI器件20中形成第一浅沟槽隔离(STI-I)和第二浅沟槽隔离(STI-2)。STI-I将SOI器件20与相邻的SOI器件分开。STI-2位于完成的SOI器件20的主体接触区M中。STI-I和STI-2形成邻接的分层浅沟槽隔离。当将STI-2隔离与栅极的末端相邻置放时，STI-2隔离允许直接接触SOI层34的较厚部分37 (以下称为FET的主体37)，这是因为STI-2隔离区的厚度被设计成使SOI层34的SOI延伸部分35位于STI-2层48下方。以所描述的方式制造SOI器件20的原因是为了提供面积高效型主体接触，其减小了 SOI器件20的面积需求。第二浅沟槽隔离区(STI-2)使对接触孔的蚀刻能够穿过STI-2并且向下到达SOI层34的SOI延伸部分35，SOI延伸部分35具有与位于栅极多晶硅58下方的FET的主体37相同的导电性类型。STI-2的厚度足以阻挡源极/漏极注入物，源极/漏极注入物的掺杂剂类型使得源极/漏极具有与FET的主体37相反的导电性类型。现在将描述用于形成主体接触的工艺。存在两种用于形成主体接触的备选工艺。在一种工艺中，未将硅化物用于主体接触，而在第二种工艺中，将硅化物用于主体接触。首先将在图15至图20中描述用于在没有硅化物的情况下形成主体接触的工艺。现在参照图15，已经通过如本领域中所公知的传统的自对准硅化物形成工艺对多晶硅栅极58进行硅化以形成硅化物层59。硅化物层59的厚度约为5nm-30nm。现在参照图16，已经在SOI器件20上涂覆了为氮化物的保形层60。保形层60的厚度约为10nm-100nm。现在参照图17，已经毯式地沉积了氧化物层62并且继而按照传统方式通过CMP将其平坦化。如图18至图20中所示，现在将形成主体接触。现在参照图18，已经在氧化物层62中形成了过孔开口 64。可以通过诸如反应离子蚀刻(RIE)之类的工艺制造过孔开口 64。现在参照图19，已经通过RIE使过孔开口 64延伸穿过氮化物层60和氧化物层48。过孔开口 64延伸到SOI层34的SOI延伸部分35并且与其接触。现在参照图20，用诸如钨之类的导体66填充过孔开口 64，该导体可以通过化学气相沉积(CVD)工艺来沉积。优选地，还存在为过孔开口 64做衬的衬垫68。该衬垫例如可以是通过蒸发或溅射来沉积的氮化钛(TiN)。在沉积衬垫68和金属填充66之后，使用CMP工艺将这些材料从水平表面移除，从而使它们仅留在过孔开口 64内。如图20中所示，现在已经完成了主体接触67。如图20中所示，现在已完成SOI器件20，并且其包括FET区、主体接触区和STI区。SOI层34的SOI延伸部分35上的STI-2 48提供与传统的STI相同的功能并且提供促进连接到FET的主体37的在该STI下方的SOI层的SOI延伸部分35的附加功能。STI-2的另一功能是完全阻挡源极/漏极注入物，从而使得未处于栅极多晶硅下方的SOI层34的SOI延伸部分35具有与位于栅极多晶硅下方的主体37相同的导电性类型，因此向FET的主体37提供欧姆的、低电阻的、自对准接触。现在将参照图21至图27描述用于在SOI器件20’中形成经硅化的主体接触的工艺。现在参照图21，其为SOI器件20’的俯视视图，已经涂覆了光致抗蚀剂掩膜69，其阻挡除了主体接触区M的一部分之外的SOI器件20，。将在掩膜69中的开口 71处对SOI层34的SOI延伸部分35进行硅化。图22示出了在穿过掩膜69的开口 71蚀刻STI-2氧化物48以使开口 71延伸穿过STI-2氧化物48并且曝露SOI层34的SOI延伸部分35后，SOI器件20’的横截面。使用选择性地蚀刻氧化物而并不显著地蚀刻氮化物间隔物57、多晶硅栅极58、硅34或光致抗蚀剂69的RIE工艺来完成蚀刻，从而使得氧化物48中的开口自对准到栅极多晶硅58。现在参照图23，已经使用了如本领域中所公知的传统的自对准硅化物形成工艺来对多晶硅栅极58和SOI层34的曝露的SOI延伸部分35进行了硅化。用附图标记70表示已经硅化了的SOI层34的SOI延伸部分35的部分，而用附图标记59表示已经同时硅化了的栅极多晶硅58的部分。现在参照图24，已经在FET器件20’上涂覆了氮化物的保形层72。保形氮化物层72的厚度约为10nm-100nm。现在参照图25，已经毯式地沉积了氧化物层74并且继而按照传统方式使用CMP将其平坦化。如图沈和图27中所示，现在将形成主体接触。现在参照图26，已经在氧化物层74中形成了过孔开口 76。可以通过诸如RIE之类的工艺制造过孔开口 76。现在参照图27，已经通过RIE工艺将过孔开口 76延伸穿过氮化物层72以曝露SOI层34的SOI延伸部分35的经硅化部分70，接下来使用诸如钨之类的导体78填充过孔开口 76，该导体可以通过化学气相沉积(CVD)工艺来沉积。优选地，还存在为过孔开口 76做衬的衬垫80。该衬垫可以是例如通过蒸发或溅射来沉积的TiN。在沉积衬垫80和金属填充78之后，使用CMP工艺将这些材料从水平表面移除以使它们仅留在过孔开口 78中。如图27中所示，现在完成了主体接触82。如图中可见，主体接触82在经硅化部分70与SOI器件20’的表面之间形成接触。如图27中所示，现在已完成SOI器件20，，并且其包括FET区、主体接触区和STI区。对于本领域技术人员而言，在考虑本公开的情况下，很明显地可以做出本发明的除在此具体描述的那些实施方式之外的其他修改，而不会脱离本发明的精神实质。因此，此类修改被视为在仅由所附权利要求限制的本发明的范围内。工业实用性本发明在制造具有高效主体接触结构的绝缘体上半导体器件中具有实用性。
权利要求
1.ー种SOI器件，包括FET 区(22)，其包括 SOI 层(34)；STI区，其具有将所述SOI器件与相邻的SOI器件分开的第一 STI层(STI-I)，所述第一 STI层具有第一厚度；主体接触区04)，其在所述FET区与所述STI区之间，所述主体接触区具有所述SOI层的延伸部分(35)以及具有第二厚度的上覆第二 STI层(STI-2)；以及主体接触(67)，其与所述SOI延伸部分接触； 其中所述第一厚度不同于所述第二厚度。
2.根据权利要求1所述的SOI器件，其中所述SOI器件具有顶表面并且所述主体接触区位于所述顶表面下方。
3.根据权利要求1所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
4.根据权利要求1所述的SOI器件，其进ー步包括在所述SOI层上并且部分地在所述第二 STI层上方延伸的栅极(58)。
5.根据权利要求4所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
6.根据权利要求4所述的SOI器件，其进ー步包括在所述栅极和所述SOI延伸部分上的硅化物层(59，70)。
7.根据权利要求6所述的SOI器件，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
8.根据权利要求1所述的SOI器件，其中所述第一厚度大于所述第二厚度。
9.根据权利要求1所述的SOI器件，其中所述第二STI层延伸到所述FET区中。
10.ー种SOI器件，包括 体硅层(30)；FET区(22)、主体接触区(24)和STI区； 所述FET区包括SOI层(34)和在所述SOI层上的栅极(58)； 所述STI区具有将所述SOI器件与相邻的SOI器件分开的第一 STI层(STI-I)，所述第一 STI层具有第一厚度；所述主体接触区在所述FET区与所述STI区之间，所述主体接触区具有所述SOI层的延伸部分(35)以及具有第二厚度的上覆第二 STI层(STI-2)；以及主体接触(67)，其与所述SOI延伸部分接触； 其中所述第一厚度不同于所述第二厚度。
11.根据权利要求10所述的SOI器件，其中所述SOI器件具有顶表面并且所述主体接触区在所述顶表面下方。
12.根据权利要求10所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
13.根据权利要求10所述的SOI器件，其中所述栅极部分地在所述第二STI层上方延伸
14.根据权利要求13所述的SOI器件，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
15.根据权利要求10所述的SOI器件，其进ー步包括在所述栅极和所述SOI延伸部分上的硅化物层(59，70)。
16.根据权利要求15所述的SOI器件，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
17.根据权利要求10所述的SOI器件，其中所述第一厚度大于所述第二厚度。
18.根据权利要求10所述的SOI器件，其中所述第二STI层延伸到所述FET区中。
19.根据权利要求10所述的SOI器件，其中所述第一STI层和所述第二 STI层形成分层 STI。
20.一种用于形成SOI器件的方法，包括以下步骤 形成FET区(22)，其包括SOI层(34)；形成STI区，其具有将所述SOI器件与相邻的SOI器件分开的第一 STI层(STI-I)，所述第一 STI层具有第一厚度；在所述FET区与所述STI区之间形成主体接触区(M)，所述主体接触区具有所述SOI 层的延伸部分(35)以及具有第二厚度的上覆第二 STI层(STI-2)；以及形成主体接触(67)，其与所述SOI延伸部分接触； 其中所述第一厚度不同于所述第二厚度。
21.根据权利要求20所述的形成SOI器件的方法，其中所述主体接触从所述SOI延伸部分延伸到所述SOI器件的顶表面。
22.根据权利要求20所述的形成SOI器件的方法，其进ー步包括在所述SOI层上并且部分地在所述第二 STI层上方延伸的栅极(58)。
23.根据权利要求22所述的形成SOI器件的方法，其进ー步包括在所述栅极与所述 SOI延伸部分上的硅化物层(59，70)。
24.根据权利要求23所述的形成SOI器件的方法，其中所述主体接触从所述SOI延伸部分上的所述硅化物延伸到所述SOI器件的顶表面。
25.一种用于形成SOI器件的方法，包括以下步骤 获得具有体硅层(30)的衬底；在所述体硅上形成掩埋氧化物层(32)；在所述掩埋氧化物层上形成经图案化的硅层(34)，所述经图案化的硅层包括第一部分 (37)和与所述第一部分邻接的延伸部分(35)，所述延伸部分比所述第一部分薄；形成氧化物层(42)，其包括在所述掩埋氧化物层上并且与所述延伸部分相邻的第一 STI区(STI-I)以及在所述延伸部分上的第二 STI区(STI-2)，所述第一 STI区与所述第二 STI区形成邻接的分层STI，从而使得所述第一 STI区与所述第二 STI区具有不同厚度；在所述硅层的所述第一部分上形成栅极(58)，所述栅极和所述硅层的第一部分包括 FET 区(22)；形成与所述延伸部分接触的主体接触(67)，其中所述主体接触、延伸部分和第二 STI 层形成主体接触区04)。
全文摘要
本发明公开了一种体硅层上的SOI器件，其具有FET区、主体接触区和STI区。该FET区由SOI层和上覆栅极组成。该STI区包括第一STI层，该STI层将该SOI器件与相邻SOI器件分开。该主体接触区包括该SOI层的延伸部分、该延伸部分上的第二STI层以及与该延伸部分接触的主体接触。该第一STI层和该第二STI层邻接并且具有不同厚度以便形成分层STI。
文档编号H01L21/762GK102598273SQ201080045288
公开日2012年7月18日 申请日期2010年8月25日 优先权日2009年10月6日
发明者S·纳拉辛哈, W·A·劳施, 李影 申请人:国际商业机器公司