专利名称：一种芯片衬垫的设计方法
技术领域：
本发明涉及大规模集成电路测试领域，尤其涉及ー种芯片衬垫的设计方法。
背景技术：
晶圆测试(wafer probe)，是对晶圆上的每个晶粒(die)进行针測，标记出电气特性不合格的晶粒，以在晶圆切割后，将不合格的晶粒予以淘汰，避免増加不必要的制造成本。随着智能卡芯片竞争的加剧，芯片的尺寸被做得越来越小(目前已达到了 1. 4mm2 左右)，芯片尺寸的变小，使得晶圆测试所用探针卡的排针空间也越来越小。同时，为了降低测试成本，还要求对多个芯片同时进行测试，并要求尽可能高的同测数。但是，现有的大规模集成电路测试仪在进行多个芯片的同测时，由于只考虑布局相关的问题，不考虑同測， 因此，芯片衬垫(pad)的摆放位置往往设计得不是很合理。例如，图1的衬垫排列方式，是在同一个芯片的水平方向上放置两个衬垫，这样，在探针卡的出针方向(X轴方向)上就需要针对每个芯片出两层探针，4个芯片就需要8层探针，这加大了探针卡的制作和维护的难度，尤其是对于小尺寸芯片的大规模同测(例如256同测)，现有的探针卡制作エ艺根本无法实现所需探针卡的制作，从而导致大规模的同测不能进行。
发明内容
本发明要解决的技术问题是提供ー种芯片衬垫的设计方法，它可以降低探针卡的制作和维护难度，提高探针卡的稳定性，并有助于实现小尺寸芯片的大规模同測。为解决上述技术问题，本发明的芯片衬垫的设计方法，主要是在探针卡的出针方向上，尽量减少每个芯片所摆放的衬垫个数，而在与出针方向垂直的方向上排列的衬垫个数则可以不受限制。本发明的芯片衬垫的设计方法，在芯片版图设计时考虑到了芯片的同测，尽可能地减少了探针卡出针方向上的pad放置个数，从而减少了测试所需探针的层数，与现有的 pad排列方式相比，本发明的pad排列方式能够降低探针卡的制作和维护的难度及成本，提高探针卡的稳定性，从而使小尺寸芯片的大规模同测成为可能。
图1是现有的芯片衬垫排列方式示意图；图2是本发明实施例的芯片衬垫排列方式示意图。
具体实施例方式为对本发明的技术内容、特点与功效有更具体的了解，现结合附图及实施例，对本发明详述如下本发明的芯片衬垫的设计方法，要求在进行芯片的版图设计吋，首先确认探针卡上的出针方向是否可以上下出针(Y方向)或者左右出针(X方向)，然后，在探针卡的出针方向上尽可能地减少pad的放置个数。在本发明ー实施例中，探针卡只能左右出针，因此，在X方向上要尽量减少pad的摆放个数。本实施例将同一芯片的所有pad从上到下排成了 1列(该列在芯片中所处的位置可以是任意的，即可以在芯片的中间，也可以在芯片的边上)，如图2所示，在X方向上，每个芯片只放置ー个pad，而在Y方向上，pad的排列个数则不受限制，可以按照通常的排列方式放置多个pad(图2中为6个)，上下相邻两个pad之间的距离也可以是通常排列方式下的距离，以给相邻两根探针的排布留下足够的空间。此外，在相邻pad之间的距离保持不变的前提下，pad的位置可以适当地左右移动。采用上述单列式的排列方式后，探针卡在出针的X方向上，针对每个芯片就只需要出ー层探针即可，这样，4个芯片只需要4层探针，与图1的pad排列方式相比，明显减少了探针的层数，从而不仅降低了探针卡在制作和使用维护上的难度，而且还可以提高探针卡的稳定性和使用寿命，减少工程上因为探针卡的原因而带来的诸多问题，使小尺寸芯片进行高同测数的测试成为可能。
权利要求
1.ー种芯片衬垫的设计方法，其特征在于所述芯片在探针卡的出针方向上只摆放ー 个衬垫。
2.如权利要求1所述的芯片衬垫的设计方法，其特征在于所述芯片在与所述出针方向垂直的方向上排列的衬垫个数不受限制。
3.如权利要求2所述的芯片衬垫的设计方法，其特征在于在与所述出针方向垂直的方向上，相邻两个衬垫之间的距离相同并保持不变。
4.如权利要求3所述的芯片衬垫的设计方法，其特征在于所述衬垫能在所述出针方向上移动。
全文摘要
本发明公开了一种芯片衬垫的设计方法，主要是尽量减少每个芯片在探针卡的出针方向上摆放的pad的个数。该方法在芯片版图设计时考虑了芯片的同测，尽量减少了探针卡出针方向上的pad放置个数，从而减少了芯片测试时所需探针的层数，降低了探针卡制作和维护的难度及成本，提高了探针卡的稳定性，使小尺寸芯片的大规模同测成为可能。
文档编号H01L23/00GK102593117SQ20111000758
公开日2012年7月18日 申请日期2011年1月14日 优先权日2011年1月14日
发明者桑浚之, 辛吉升 申请人:上海华虹Nec电子有限公司