专利名称：纵向导通的GaN增强型MISFET器件及其制作方法
技术领域：
本发明涉及半导体器件领域，具体涉及一种纵向导通的GaN增强型MISFET器件及其制作方法。
背景技术：
以GaN为代表的第三代宽禁带半导体材料具有宽禁带、高击穿电场强度、高热导率、高饱和电子漂移速度、异质界面二维电子气浓度高等优异的材料性能特点，与Si材料相比，更加适合制作高功率大容量、高开关速度的电力电子器件。GaN增强型场效应晶体管的研究是目前GaN材料器件研究中的一个热点课题，它在能量管理及功率变流的电力电子领域有着广泛的应用前景。与传统器件相比它能承载更高的功率度，具有更高的能量转换效率，将使整个系统的体积和重量减少，降低系统成本。由于GaN材料延c轴方向具有较强的极化效应，极化方向上生长的AWaN/GaN异质结的界面形成高浓度和高电子迁移率的二维电子气(2DEG)，使得AKiaN/GaN异质结场效应晶体管(HFET)具有极低的导通电阻，非常适合制作功率开关器件。因此利用具有2DEG 的GaN异质结构来制备高性能的常关型电力电子器件，是实现GaN电力电子器件实用化目标的重要课题。目前从GaN异质结构的电力电子器件实现的器件结构上来看，主要分为侧向导通器件以及纵向导通器件。其中，侧向导通器件是目前GaN基HEMT器件常用的器件结构，侧向平面结构直接利用AlGaN/GaN异质结2DEG沟道作为器件导通沟道，这样器件的有源区集中在器件外延层表面，器件源极、栅极和漏极都设计在器件的同一平面上。由于，初期GaN外延生长的衬底材料主要是蓝宝石衬底以及高阻Si衬底，这些衬底本身都不导电，所以HFET器件基本都为侧向导通器件。侧向导通器件在相对低的工作电压下能实现快速开启、关断和低导通电阻；但是在高电压的工作环境下，由于栅、漏极之间电场相对集中，尤其容易在栅极边缘形成电场集边效应，器件易击穿。为提高器件耐压特性，在侧向导通器件制作过程中特意增大栅漏间距，大的栅漏间距在提升器件击穿电压的同时也增大了器件导通电阻，且浪费芯片面积。表面钝化工艺、电极场板工艺等技术的采用可以在一定程度上缓解上述矛盾，但是对于侧向结构器件电场集中而限制了器件耐压特性的缺点没有本质上的改变。GaN基电子器件实现高压工作，纵向导通器件是比较理想的技术方案。对于纵向导通器件，近年来，随着GaN同质衬底的发展，GaN异质结构垂直纵向导通器件也相继报道。纵向导通的电力电子器件，其实是目前Si材料高压MOS器件常采用的结构，在纵向导通Si功率器件中，形成源、漏极的N型掺杂层中间以P型掺杂层隔开，源、栅极和漏极分别位于器件上下极，漏极与栅极间的PN结可以承受高工作电压。当栅极加正压，绝缘栅极与P型层接触面形成电子反型层时，器件导通。这种器件结构相对于上述平面结构器件的好处就是，器件电流纵向分布于器件内，电场分布更加均勻，有效提高器件击穿电压。正如前面所介绍的，侧向导通GaN电子器件只适用于低压、低功率工作场合；对于工作功率在大于IOkW的大功率电力电子器件，纵向导通器件则更加适合，GaN大功率电力电子器件在向大功率应用扩展的技术发展路线也类似于Si材料电力电子器件，即由侧向导通器件向纵向导通器件的转变。随着GaN同质外延技术的不断成熟，以及GaN衬底制作成本的降低，为实现GaN衬底上制作的纵向导通电子器件提供了有力支持。同质GaN衬底与异质外延衬底相比，优势明显。与GaN外延层晶格匹配，相对于异质外延衬底，提高了 GaN 外延层晶体质量的同时，简化生长工艺，避免生长复杂的应力缓冲层。同质外延的主要优点还体现在1)低晶体缺陷密度、低位错密度，表面平整度高；2)热导率高，热失配小；3)电导率高，漏电流小，简化器件工艺。同质衬底实现的纵向导通器件较侧向导通器件提高了单位面积芯片功率，节省芯片面积；电极有效接触面积大，纵向方向电流扩展面积大，实现高功率，大电流输出密度；位错密度低，能有效降低器件栅极漏电流，提升材料载流子迁移率，增大器件击穿电压，减少电流崩塌效应；同时在大功率工作环境下，器件自生大量热，同质外延热导性能优异，利于器件散热。GaN同质衬底纵向导通结构的场效应晶体管已展开了一些研究。在最新的研究成果中，iToyota公司的Masakazu KANECHIKA等人，通过在GaN自支撑衬底上制作了耗 gM 的Ili 电、Iilit 电〒^牛(Current Aperture Vertical Electron Transistor), 器件实现了阈值电压-16V，导通电阻为2. 6m Ω · cm2 ；参见文献Masakazu KANECHIKA, Masahiro SUGIM0T0 et al. A Vertical Insulated Gate AlGaN/GaN Heterojunction Field-Effect Transistor ； Japanese Journal of Applied Physics, Vol. 46, No.21, pp. L503 - L505，2007。另外加州大学 Srabanti Chowdhury, Brian L. Swenson 等人，在类似的结构上，利用氟离子处理技术实现了阈值电压为0. 6V的增强型垂直器件(CAVET)；参见文献 Srabanti Chowdhury, Brian L. Swenson et al. Enhancement and Depletion Mode AlGaN/GaN CAVET With Mg-Ion-Implanted GaN as Current Blocking Layer; IEEE ELECTRON DEVICE LETTERS, VOL. 29, NO. 6，2008。对于GaN纵向导通器件，目前国内外各高校和企业研究机构都展开积极的研究。 该结构对于GaN电子器件的实用化具有极其重要的意义，研究也处于起步阶段，相关文献报道较少。但是随着GaN自支撑衬底的逐步应用以及低阻衬底生长GaN外延技术的日益成熟，低成本，高性能纵向导电的GaN电子器件指日可待。从最新的研究成果来看，基于AWaN/GaN的异质结和绝缘栅极结构的垂直导通结构MISFET可以实现低导通电阻，高电压，大导通电流等特性，但是目前实现的器件多为常开型器件。利用等离子刻蚀或氟离子处理技术可以实现增强型器件(常关型器件)，器件性能受等离子体处理工艺影响大，器件稳定性不高，且阈值电压一般在IV以下，跟接近实用要求的大的正向阈值电压(3V-5V)相差甚远。
发明内容
本发明解决的技术问题是克服现有技术的不足，提供一种工艺简单、稳定性高、且能够实现高的正向阈值电压的纵向导通的GaN增强型MISFET器件及其制作方法。为解决上述技术问题，本发明采用的技术方案如下
纵向导通的GaN增强型MISFET器件，包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括第一 η型轻掺杂GaN层以及其上的选择生长层，所述选择生长层从下往上依次包括电子阻挡层、非掺杂GaN层和异质结构势垒层，所述选择生长层中部形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层接触的源极，漏极置于导电GaN衬底背面。所述第一 η型轻掺杂GaN层的厚度为1_50 μ m。所述电子阻挡层材料从一组材料中选出，该组材料包括但不限于l)p型掺杂的 GaN层，2)掺杂高阻GaN层，所述掺杂高阻GaN层掺杂元素包括但不限于碳、铁，所述电子阻挡层厚度为50-500nm ；所述非掺杂GaN层的厚度为10-500nm ；所述异质结构势垒层材料为从一组材料中选出，该组材料包括但不限于AWaN、AlInN, AlInGaN, AlN及其组合，异质结构势垒层厚度为l-50nm。所述绝缘层材料为5丨02、5丨版、六1203、六11!1 )2、]\%0、5(；203、6￡1203、六1!1 ^或!1吖士0队但并不限于这些材料，绝缘层厚度为I-IOOnm ；源极和漏极材料从以下一组材料中选出，该组材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金；栅极材料从以下一组材料中选出，该组材料包括但不限于Ni/Au合金、Pt/Al合金、Pd/Au合金，其他能够实现器件高阈值电压的各种金属或合金均可以作为栅极材料。本发明器件的另一种结构是在所述第一 η型轻掺杂GaN层和选择生长层之间还设有η型重掺杂GaN层，其厚度为lO-lOOnm。η型重掺杂GaN层与栅极沟道接触，可以有效扩散栅极沟道电流，同样可以分散分布在栅极附近较集中的电场，从而增大器件的最大击穿电压。根据选择生长层的组成不同，本发明的器件还可以有以下两种结构
第一种，所述选择生长层还包括AlN层，所述AlN层厚度为5-50nm，置于电子阻挡层和非掺杂GaN层之间。在电子阻挡层的生长中，为使得该层形成电子的高阻阻挡层，通常需要进行P型掺杂、狗或C掺杂等，杂质可能在生长的过程中扩散入上层的非掺杂GaN层中，从而影响器件性能。因此，引入一薄层的AlN层将有效的阻挡这些杂质扩散入非掺杂GaN层。第二种，所述选择生长层还包括第二 η型轻掺杂GaN层，所述第二 η型轻掺杂GaN 层置于电子阻挡层下；所述第二η型轻掺杂GaN层的厚度为lO-lOOnm，掺杂浓度为第一η型轻掺杂GaN层的90%-110%。这样可以提高选择生长外延层的晶体质量，同时有利于扩散栅极电流。上述垂直结构的GaN增强型MISFET器件的制作方法，包括以下步骤
①在导电GaN衬底上生长第一η型轻掺杂GaN层；
②在第一η型轻掺杂GaN层生长一层介质层作为选择生长的掩膜层；
③采用光刻技术，选择性刻蚀掩膜层，保留栅极区域的掩膜层；
④在刻蚀后的器件上依次生长电子阻挡层、非掺杂GaN层、异质结构势垒层；
⑤干法刻蚀完成器件隔离后，利用湿法腐蚀法刻蚀掩膜层，形成凹槽沟道，显露出由凹槽沟道表面和异质结构势垒层表面构成的绝缘层接触界面；
⑥在接触界面沉积绝缘物质，作为栅极的绝缘层；
⑦采用光刻技术，在绝缘层表面刻蚀出源极区域，在源极区域蒸镀上源极欧姆接触金属，在导电GaN衬底底面蒸镀上漏极欧姆接触金属；
⑧在栅极绝缘层上蒸镀栅极金属。本发明的制作方法，采用选择区域外延技术生长源极异质结低导通电阻接入区，即异质结构势垒层具有大密度的二位电子气，有效降低了导通电阻，通过引入栅极掩膜层， 选择生长垂直方向电子阻挡层，实现栅极垂直导电沟道的自然形成，提高了器件栅极阈值电压，简化器件制作工艺，提高器件可靠性和重复性。所述步骤①中的第一 η型轻掺杂GaN层以及步骤④中电子阻挡层、非掺杂GaN层和异质结构势垒层的生长方法包括但不限于金属有机化学气相沉积法或分子束外延法。所述步骤②中掩膜层以及步骤⑥中绝缘层的生长方法包括但不限于等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。与现有技术相比，本发明技术方案的有益效果是本发明通过采用选择区域外延技术，生长源极异质结低导通电阻接入区，选择生长垂直方向电子阻挡层，实现了栅极垂直导电沟道的自然形成，制备出了纵向导通的增强型MISFET器件，器件通过导电衬底背部漏极与外延层上方的源极和栅极控制实现纵向导电，有效提高了器件栅极阈值电压，达到了接近实用要求的正向阈值电压。另外，本发明避免刻蚀工艺对晶格造成损失以及由此带来的刻蚀深度的不一致性，简化了器件制作工艺，提高器件可靠性和重复性。
图1-8为本发明实施例1的器件制备方法工艺示意图； 图9为本发明实施例2的器件结构示意图10为本发明实施例3的器件结构示意图； 图11为本发明实施例4的器件结构示意图。
具体实施例方式下面结合附图对本发明的技术方案做进一步的说明。实施例1
如图8所示为本实施例的器件结构示意图，包括栅极11、源极10、漏极15、绝缘层9、导电GaN衬底1和其上的外延层，所述外延层包括第一 η型轻掺杂GaN层2及其上的选择生长层，所述选择生长层从下往上依次包括电子阻挡层5、非掺杂GaN层6和异质结构势垒层 7，所述选择生长层中部形成用于实现栅极导电的凹槽沟道8，凹槽沟道8和异质结构势垒层7的表面覆盖绝缘层9，栅极11覆盖于绝缘层上的凹槽沟道8处，刻蚀绝缘层9两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层7接触的源极10，漏极15置于导电GaN衬底背面。上述纵向导通的GaN增强型MISFET器件的制作方法如图1_图8所示，包括以下步骤
①利用分子束外延法在导电GaN衬底1上生长一层第一η型轻掺杂GaN层2，厚度为 1-50 μ m，如图1所示；
②在第一η型轻掺杂GaN层2上，通过等离子体增强化学气相沉积法生长一层介质层作为选择生长的掩膜层3，如图2所示；
③采用光刻技术，选择性刻蚀掩膜层3，保留栅极区域的掩膜层3，如图3所示；
④利用分子束外延法在刻蚀后的器件上依次生长P型掺杂的GaN层作为电子阻挡层5、 非掺杂GaN层6、AWaN异质结构势垒层7，电子阻挡层5、非掺杂GaN层6、AWaN异质结构势垒层7厚度分别为50-500nm、10-500nm、l-50nm，如图4所示。⑤干法刻蚀完成器件隔离后，利用湿法腐蚀法刻蚀掩膜层3，形成凹槽沟道8，显露出由凹槽沟道8表面和异质结构势垒层7表面构成的绝缘层9接触界面，如图5所示；
⑥利用等离子体增强化学气相沉积法，在接触界面沉积一层S^2绝缘层9，厚度为 Ι-lOOnm，如图6所示；
⑦采用光刻技术，在SW2绝缘层9表面刻蚀出源极区域，在源极区域蒸镀上Ti/Al/Ni/ Au合金作为源极10的欧姆接触，在导电GaN衬底1底面也蒸镀上Ti/Al/Ni/Au合金作为漏极15的欧姆接触，如图7所示；
⑧采用蒸镀工艺，在SW2绝缘层9上蒸镀Ni/Au合金作为栅极11的欧姆接触，如图8 所示。至此，即完成了整个器件的制备过程。图8即为实施例1的器件结构示意图。实施例2
如图9为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于在电子阻挡层5上面生长非掺杂GaN层6之前先生长一厚度为5-50nm的AlN层12。由于在电子阻挡层5的生长中，为使得该层形成电子的高阻阻挡层，进行了 ρ型掺杂，杂质可能在生长的过程中扩散入其上层的非掺杂GaN层6中，影响器件性能。因此引入一薄层的AlN层12将有效的阻挡这些杂质扩散入非掺杂GaN层6。实施例3
如图10为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于第一 η型轻掺杂GaN层2上插入厚度为IO-IOOnm的η型重掺杂GaN层13。η型重掺杂GaN层与栅极沟道接触，可以有效扩散栅极沟道电流，同样可以分散分布在栅极附件较集中的电场，从而增大器件的最大击穿电压。实施例4
如图11为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于在完成步骤③的选择生长掩膜工艺后，在步骤④的选择生长过程，首先生长一层与第一 η型轻掺杂 GaN层2掺杂浓度接近的第二 η型轻掺杂GaN层14，厚度为lO-lOOnm，上面其他各层的结构与实施例1相同。这样做的目的在于提高选择生长外延层的晶体质量，同时有利于扩散栅极11电流。
权利要求
1.纵向导通的GaN增强型MISFET器件，包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，其特征在于，所述外延层包括第一 η型轻掺杂GaN层以及其上的选择生长层，所述选择生长层从下往上依次包括电子阻挡层、非掺杂GaN层和异质结构势垒层，所述选择生长层中部形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层接触的源极，漏极置于导电GaN衬底背面。
2.根据权利要求1所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述第一 η型轻掺杂GaN层和选择生长层之间还设有η型重掺杂GaN层，其厚度为lO-lOOnm。
3.根据权利要求1所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述选择生长层还包括AlN层，所述AlN层厚度为5-50nm，置于电子阻挡层和非掺杂GaN层之间。
4.根据权利要求3所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述选择生长层还包括第二 η型轻掺杂GaN层，所述第二 η型轻掺杂GaN层置于电子阻挡层下；所述第二 η型轻掺杂GaN层的厚度为10-1 OOnm，掺杂浓度为第一 η型轻掺杂GaN层的90%-110%。
5.根据权利要求1-4任一所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述第一 η型轻掺杂GaN层的厚度为1_50 μ m。
6.根据权利要求5所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述电子阻挡层材料为P型掺杂的GaN层或者掺杂高阻GaN层，所述掺杂高阻GaN层的掺杂元素为碳或铁，所述电子阻挡层厚度为50-500nm;所述非掺杂GaN层的厚度为10-500nm ；所述异质结构势垒层材料为AWaN、AlInN、AlInGaN、AlN中的一种或任意几种的组合，所述异质结构势垒层厚度为l-50nm。
7.根据权利要求6所述的纵向导通的GaN增强型MISFET器件，其特征在于，所述绝缘层材料为 Si02、SiNx、Al203、AlN、Hf02、Mg0、Sc203、Ga203、AlHf0x 或 HfSiON，所述绝缘层厚度为I-IOOnm ；源极和漏极材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金； 栅极材料为Ni/Au合金、Pt/Al合金或Pd/Au合金。
8.—种权利要求1所述的纵向导通的GaN增强型MISFET器件的制作方法，其特征在于，包括以下步骤①在导电GaN衬底上生长第一η型轻掺杂GaN层；②在第一η型轻掺杂GaN层生长一层介质层作为选择生长的掩膜层；③采用光刻技术，选择性刻蚀掩膜层，保留栅极区域的掩膜层；④在刻蚀后的器件上依次生长电子阻挡层、非掺杂GaN层、异质结构势垒层；⑤干法刻蚀完成器件隔离后，利用湿法腐蚀法刻蚀掩膜层，形成凹槽沟道，显露出由凹槽沟道表面和异质结构势垒层表面构成的绝缘层接触界面；⑥在接触界面沉积绝缘物质，作为栅极的绝缘层；⑦采用光刻技术，在绝缘层表面刻蚀出源极区域，在源极区域蒸镀上源极欧姆接触金属，在导电GaN衬底背面蒸镀上漏极欧姆接触金属；⑧在绝缘层上蒸镀栅极金属。
9.根据权利要求8所述的纵向导通的GaN增强型MISFET器件制作方法，其特征在于， 所述步骤①中的第一 η型轻掺杂GaN层以及步骤④中电子阻挡层、非掺杂GaN层和异质结构势垒层的生长方法为金属有机化学气相沉积法或分子束外延法。
10.根据权利要求9所述的纵向导通的GaN增强型MISFET器件制作方法，其特征在于， 所述步骤②中介质层以及步骤⑥中绝缘层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
全文摘要
本发明涉及一种纵向导通的GaN增强型MISFET器件及其制作方法，属于半导体器件领域，本发明器件包括栅极、源极、漏极、绝缘层、导电GaN衬底和其上的外延层，所述外延层包括第一n型轻掺杂GaN层和其上的选择生长层，选择生长层从下往上依次包括电子阻挡层、非掺杂GaN层和异质结构势垒层，所述选择生长层中部形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极区域，源极区域处蒸镀欧姆金属形成与异质结构势垒层接触的源极，漏极置于导电GaN衬底背面。本发明器件结构和制作工艺简单，重复性和稳定性很高，且能够达到高的正向阈值电压。
文档编号H01L29/06GK102184956SQ201110094519
公开日2011年9月14日 申请日期2011年4月15日 优先权日2011年4月15日
发明者刘扬, 张佰君, 贺致远 申请人:中山大学