专利名称：晶体管数组基板的制作方法
技术领域：
本发明涉及一种显示器的组件，且特别是有关于一种晶体管数组基板。
背景技术：
目前已出现一种具有金属氧化物半导体(Metal Oxide Semiconductor, MOS)的液晶显示器(Liquid Crystal Display, LCD)。这种液晶显示器所具有的薄膜晶体管(Thin Film Transistor, TFT)，其半导体层是由金属氧化物半导体所制作而成。然而，在此液晶显示器的一般制程中，金属氧化物半导体容易受到制程用的气体，例如氢气，所影响而变成导体。如此，薄膜晶体管会失去开关功能，导致液晶显示器无法正常地显示影像。
发明内容
鉴于现有技术的不足，本发明的目的在于提供一种晶体管数组基板，以保护金属氧化物半导体免于被制程用的气体所影响。为了实现上述目的，本发明的技术方案是一种晶体管数组基板，其特征在于，包括一基板；多条扫描线与多条数据线，皆配置在该基板上，并且彼此交错；多个画素单元， 各该画素单元包括一晶体管与一画素电极，各该晶体管包括一间极，配置于该基板上，并电性连接其中一该扫描线；一汲极，电性连接其中一该画素电极；一源极，电性连接其中一该数据线，其中该汲极与该源极之间存有一通道间隙；一金属氧化物半导体层，配置于该闸极与该汲极之间，以及该间极与该源极之间，并具有一对侧边缘，其中该些侧边缘彼此相对，并位于该通道间隙的二端处；一信道保护层，覆盖该通道间隙内的该金属氧化物半导体层，并凸出于该金属氧化物半导体层的该些侧边缘；以及多个第一保护垫，配置于该些扫描线与该些数据线之间，并分别位于该些扫描线与该些数据线的交错处，其中各该第一保护垫包括一第一垫层与一第二垫层，而该些第一垫层位于该些第二垫层与该些扫描线之间。在本发明一实施例中，该金属氧化物半导体层的材质为铟镓锌氧化物半导体 (InGaZnO, IGZ0)或铟锡锌氧化物半导体(In-Sn-Zn-O, ΙΤΖ0)。在本发明一实施例中，该些第一垫层的材质与该些金属氧化物半导体层的材质相同。在本发明一实施例中，该些第二垫层的材质与该些信道保护层的材质相同。在本发明一实施例中，该信道保护层的材质为硅化合物或硅。在本发明一实施例中，在各该晶体管中，该信道保护层局部覆盖该金属氧化物半导体层，而该汲极与该源极局部覆盖该金属氧化物半导体层。在本发明一实施例中，该晶体管数组基板更包括多条共享线与多个第二保护垫， 该些共享线皆配置在该基板上，并位于该些画素电极的下方，其中该些共享线与该些扫描线并列，并与该些数据线彼此交错，该些第二保护垫配置于该些共享线与该些数据线之间， 并分别位于该些共享线与该些数据线的交错处。在本发明一实施例中，该些第二保护垫更配置于该些共享线与该些画素电极之间。在本发明一实施例中，各该第二保护垫包括一第三垫层与一第四垫层，而该些第三垫层位于该些第四垫层与该些共享线之间。在本发明一实施例中，该些第三垫层的材质与该些金属氧化物半导体层的材质相同。在本发明一实施例中，该些第四垫层的材质与该些信道保护层的材质相同。在本发明一实施例中，其中该些第四垫层完全覆盖该些第三垫层与该些共享线。在本发明一实施例中，其中在各该晶体管中，该信道保护层完全覆盖该金属氧化物半导体层，而该汲极与该源极皆覆盖该信道保护层。在本发明一实施例中，该晶体管数组基板更包括一闸极保护层，该闸极保护层配置于该些闸极与该些金属氧化物半导体之间，并全面性覆盖该些闸极。在本发明一实施例中，该晶体管数组基板更包括一绝缘层，而各该画素单元包括一导电柱，该绝缘层位于该些晶体管与该些画素电极之间，而该些导电柱配置于该绝缘层中，并分别连接于该些画素电极与该些汲极之间。本发明的优点由于信道保护层覆盖信道间隙内的金属氧化物半导体层，并凸出于金属氧化物半导体层的二侧边缘，从而将汲极与源极隔开，因此信道保护层能使信道间隙内的金属氧化物半导体层与制程用的气体隔绝，进而保护金属氧化物半导体免于被制程用的气体所影响。
图IA是本发明第一实施例的晶体管数组基板的俯视示意图。图IB是图IA中沿线I-I剖面所绘示的剖面示意图。图IC是图IA中沿线J-J剖面所绘示的剖面示意图。图2A是本发明第二实施例的晶体管数组基板的俯视示意图。图2B是图2A中沿线K-K剖面所绘示的剖面示意图。图2C是图2A中沿线L-L剖面所绘示的剖面示意图。主要组件符号说明
100,200 晶体管数组基板 110基板
120c 共享线
120d 数据线
120s 扫描线
130、230 画素单元
132、232 晶体管
132c 金属氧化物半导体层
132d 汲极
132g 闸极
132p、232p 信道保护层
132s 源极134画素电极
136导电柱
140绝缘层
150闸极保护层 160,260 第一保护垫
162第一垫层 164,264 第二垫层 170,270 第二保护垫
172第三垫层 174,274 第四垫层 El 侧边缘 E2 端 Gl 通道间隙。
具体实施例方式为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。图IA是本发明第一实施例的晶体管数组基板的俯视示意图，而图IB是图IA中沿线I-I剖面所绘示的剖面示意图。请参阅图IA与图1B，第一实施例的晶体管数组基板100 包括一基板110、多条扫描线120s、多条数据线120d以及多个画素单元130，其中这些扫描线120s、这些数据线120d以及这些画素单元130皆配置在基板110上。这些扫描线120s与这些数据线120d彼此交错，其中这些扫描线120s彼此并列， 而这些数据线120d彼此并列，以使这些扫描线120s与这些数据线120d呈网状排列，即这些扫描线120s与这些数据线120d会形成网状结构，如图IA所示。此外，在本实施例中，这些数据线120d皆可以位于这些扫描线120s的上方。各个画素单元130包括一晶体管132以及一画素电极134，其中各个晶体管132电性连接一个画素电极134、一条扫描线120s以及一条数据线120d。详细而言，这些晶体管 132皆可以是场效晶体管(Field-Effect Transistor, FET)，所以各个晶体管132包括一闸极132g、一汲极132d、一源极132s以及一金属氧化物半导体层132c。此外，金属氧化物半导体层132c的材质可以是铟镓锌氧化物半导体或铟锡锌氧化物半导体。在各个晶体管132中，金属氧化物半导体层132c配置于闸极132g与汲极132d之间，以与门极132g与源极132s之间，如图IB所示。因此，源极132s与汲极132d皆局部覆盖金属氧化物半导体层132c。另外，各个金属氧化物半导体层132c具有一对侧边缘El。这些侧边缘El彼此相对，并且位于通道间隙Gl的二端E2处。各个闸极132g配置于基板110上，并电性连接其中一条扫描线120s。各个汲极 132d电性连接其中一个画素电极134，而各个源极132s电性连接其中一条数据线120d，其中汲极132d与源极132s之间存有一通道间隙Gl，所以这些汲极132d不会直接连接这些源极 132s。各个画素单元130可以更包括一导电柱136，而这些汲极132d可以透过这些导电柱136来电性连接其中一个画素电极134，其中这些导电柱136分别连接于这些画素电极134与这些汲极132d之间。晶体管数组基板100可以更包括一绝缘层140 (如图IB所示)，其中绝缘层140可以位于这些晶体管132与这些画素电极134之间，并覆盖这些晶体管132，而这些导电柱136皆配置于绝缘层140中。承上述，绝缘层140的材质可以是氧化硅，例如二氧化硅，而绝缘层140可以是透过化学气相沉积法(Chemical Vapor Deposition, CVD)来形成，其中此化学气相沉积法例如是电浆辅助化学气相沉积法(Plasma-Enhanced CVD, PECVD)，其所采用的制程材料可以包括硅烷(silane，化学式为SiH4)。此外，当绝缘层140是以上述电浆辅助化学气相沉积法来形成时，硅烷会分解出氢气。各个晶体管132更包括一信道保护层132p，而信道保护层132p的材质为硅化合物，其例如是氧化硅或氮化硅，其中此氧化硅可为二氧化硅。在各个晶体管132中，信道保护层132p会局部覆盖金属氧化物半导体层132c，并且覆盖通道间隙Gl内的金属氧化物半导体层132c，其中信道保护层132p会凸出于金属氧化物半导体层132c的这些侧边缘E1， 因此各个信道保护层132p会将同一个晶体管132的汲极132d与源极132s隔开。在晶体管数组基板100的制程中，这些信道保护层132p可以作为屏蔽，并使通道间隙Gl内的金属氧化物半导体层132c与制程用的气体(例如从硅烷分解而来的氢气)隔绝，因此信道保护层132p能防止通道间隙Gl内的金属氧化物半导体层132c变成导体，以使晶体管132保有开关功能。如此，当晶体管132应用于晶体管数组基板100时，可以促使液晶显示器正常地显示影像。另外，晶体管数组基板100可更包括一闸极保护层150，如图IB所示，而闸极保护层150的材质例如是氮化硅或氧化硅(例如二氧化硅)。闸极保护层150配置于这些闸极 132g与这些金属氧化物半导体层132c之间，并位于基板110上，其中闸极保护层150全面性覆盖这些闸极132g。晶体管数组基板100更包括多个第一保护垫160。这些第一保护垫160配置于这些扫描线120s与这些数据线120d之间，并且分别位于这些扫描线120s以及这些数据线 120d的交错处。也就是说，在扫描线120s与数据线120d二者所形成的网状结构中，这些第一保护垫160位于此网状结构的交点，如图IA所示。图IC是图IA中沿线J-J剖面所绘示的剖面示意图。请参阅图IA与图1C，各个第一保护垫160具有多层结构。详细而言，各个第一保护垫160可以包括一第一垫层162 以及一第二垫层164，其中这些第一垫层162位于这些第二垫层164与这些扫描线120s之间，且第一垫层162可以配置于闸极保护层150上，即第一保护垫160可以位于闸极保护层 150 上。请参阅图IB与图1C，在本实施例中，这些第一垫层162与这些金属氧化物半导体层132c可以是由同一层膜层所形成，其中形成第一垫层162与金属氧化物半导体层132c 的方法可以包括微影(photolithography)及蚀刻(etching)。因此，第一垫层162的材质可以与金属氧化物半导体层132c的材质相同，即第一垫层162的材质可以是铟镓锌氧化物半导体或铟锡锌氧化物半导体。此外，这些第二垫层164与这些信道保护层132p可以是由同一层膜层所形成，其中形成第二垫层164与信道保护层132p的方法可包括微影及蚀刻。因此，第二垫层164的材质可与信道保护层132p的材质相同，即第二垫层164的材质可为氧化硅(例如二氧化硅) 或氮化硅等硅化合物。扫描线120s会使闸极保护层150隆起，如图IC所示。倘若数据线120d直接形成于此隆起的闸极保护层150上的话，则数据线120d容易在扫描线120s的边缘处断裂。然而，这些位于数据线120d与扫描线120s之间的第一保护垫160可以减少数据线120d在扫描线120s的边缘处发生断裂的情形，避免数据线120d断路。请参阅图IA与图1B，晶体管数组基板100可以更包括多条共享线120c与多个第二保护垫170。共享线120c与第二保护垫170皆配置在基板110上，而共享线120c位于画素电极134的下方。这些共享线120c与这些扫描线120s并列，并与这些数据线120d彼此交错。这些第二保护垫170配置于这些共享线120c与这些数据线120d之间，并且分别位于这些共享线120c与这些数据线120d的交错处，其中这些第二保护垫170更配置于这些共享线120c与这些画素电极134之间。各个第二保护垫170具有多层结构。详细而言，各个第二保护垫170包括一第三垫层172以及一第四垫层174，而这些第三垫层172位于这些第四垫层174以及这些共享线120c之间，且第三垫层172可以配置于闸极保护层150上，所以第二保护垫170可以位于闸极保护层150上。此外，这些第四垫层174可以完全覆盖这些第三垫层172与这些共享线120c。在本实施例中，这些第三垫层172与这些金属氧化物半导体层132c可以是由同一层膜层所形成，而形成第三垫层172与金属氧化物半导体层132c的方法可以包括微影及蚀刻。因此，第三垫层172的材质可以与金属氧化物半导体层132c的材质相同，所以第三垫层172的材质可以是铟镓锌氧化物半导体或铟锡锌氧化物半导体。这些第四垫层174与这些信道保护层132p可以是由同一层膜层所形成，其中形成第四垫层174与信道保护层132p的方法可包括微影及蚀刻。因此，第四垫层174的材质可以与信道保护层132p的材质相同，即第四垫层174的材质可为氧化硅(例如二氧化硅)或氮化硅等硅化合物。共享线120c会使闸极保护层150隆起，如图IB所示。所以，倘若数据线120d直接形成于此隆起的闸极保护层150上的话，数据线120d容易在共享线120c的边缘处断裂。 然而，位于共享线120c上方的第二保护垫170可以减少数据线120d在共享线120c的边缘处发生断裂的情形，避免数据线120d断路。值得一提的是，一般用于蚀刻氧化硅的蚀刻液也会伤害氮化硅。当闸极保护层 150的材质为氮化硅，而第四垫层174的材质为氧化硅(例如二氧化硅)时，位于这些共享线 120c边缘处的闸极保护层150具有较为薄弱的结构，所以容易被蚀刻氧化硅的蚀刻液所破坏。然而，由于第四垫层174完全覆盖第三垫层172与共享线120c，且形成第四垫层 174的方法包括微影，因此在形成这些第四垫层174的过程中，必然会在闸极保护层150上形成完全遮盖共享线120c的光阻层(未绘示)。如此，位于共享线120c边缘处的闸极保护层150得以免于遭到蚀刻液的破坏，而第四垫层174得以完全覆盖共享线120c。图2A是本发明第二实施例的晶体管数组基板的俯视示意图，而图2B是图2A中沿线K-K剖面所绘示的剖面示意图。请参阅图2A与图2B，第二实施例的晶体管数组基板200 与晶体管数组基板100相似，例如晶体管数组基板200也包括基板110、多条扫描线120s、 多条数据线120d、多条共享线120c、绝缘层140与闸极保护层150。以下将主要针对晶体管数组基板100、200 二者的差异进行详细说明，不再重复介绍二者相同的技术特征。晶体管数组基板100、200 二者的主要差异在于晶体管数组基板200所包括的多个画素单元230、多个第一保护垫260以及多个第二保护垫270。各个画素单元230包括一晶体管232、一画素电极134以及一导电柱136，而各个晶体管232包括一闸极132g、一汲极 132d、一源极132s、一金属氧化物半导体层132c以及一信道保护层232p。在各个晶体管232中，闸极132g、汲极132d、源极132s以及金属氧化物半导体层132c彼此之间的相对位置皆相同于第一实施例，因此不再重复介绍。然而，信道保护层 232p的材质却不同于第一实施例的信道保护层232p的材质。详细而言，信道保护层232p 的材质为硅，其例如是非晶硅(amorphous silicon)。在各个晶体管232中，信道保护层232p完全覆盖金属氧化物半导体层132c，因此信道保护层232p不仅覆盖通道间隙Gl内的金属氧化物半导体层132c，并且凸出于金属氧化物半导体层132c的这些侧边缘El。此外，汲极132d与源极132s皆覆盖信道保护层232p， 如图2B所示。基于上述，在晶体管数组基板200的制程中，由于信道保护层232p完全覆盖金属氧化物半导体层132c，因此信道保护层232p可作为屏蔽，并使金属氧化物半导体层132c与制程用的气体(例如从硅烷分解而来的氢气)隔绝。如此，信道保护层232p能防止金属氧化物半导体层132c变成导体，以使晶体管232保有开关功能，促使采用晶体管数组基板200 的液晶显示器正常地显示影像。另外，这些第一保护垫260配置于这些扫描线120s与这些数据线120d之间，并且分别位于这些扫描线120s以及这些数据线120d的交错处，而这些第二保护垫270配置于这些共享线120c与这些数据线120d之间，并且分别位于这些共享线120c以及这些数据线 120d的交错处。图2C是图2A中沿线L-L剖面所绘示的剖面示意图。请参阅图2A至图2C，各个第一保护垫260包括一第一垫层162与一第二垫层264，而各个第二保护垫270包括一第三垫层172与一第四垫层274。这些第一垫层162位于这些第二垫层264与这些扫描线120s 之间，而这些第三垫层172位于这些第四垫层274以及这些共享线120c之间，其中这些第一垫层162与这些第三垫层172皆可以配置于闸极保护层150上。在本实施例中，第二垫层264、第四垫层274以及信道保护层232p可以是由同一层膜层所形成，而形成第二垫层264、第四垫层274与信道保护层232p的方法可以包括微影及蚀刻。因此，第二垫层264与第四垫层274 二者的材质皆可相同于信道保护层232p的材质，即第二垫层264与第四垫层274 二者的材质可以是硅(例如非晶硅)。一般用于蚀刻硅的蚀刻液并不大会伤害氮化硅。所以，当闸极保护层150的材质为氮化硅，而第四垫层274的材质为硅(例如非晶硅)时，蚀刻硅的蚀刻液实质上并不会破坏闸极保护层150。因此，有别于第一实施例，在进行第四垫层274的蚀刻过程中，即使不保留共享线120c正上方的第四垫层274，闸极保护层150实质上并不会受到破坏。换句话说，在本实施例中，第四垫层274并不须要完全覆盖共享线120c，如图2A所示。
综上所述，在本发明的晶体管数组基板中，各个晶体管所包括的信道保护层覆盖信道间隙内的金属氧化物半导体层，并凸出于金属氧化物半导体层的二侧边缘，从而将汲极与源极隔开。因此，信道保护层能使信道间隙内的金属氧化物半导体层与制程用的气体 (例如从硅烷分解而来的氢气)隔绝。如此，信道保护层能保护金属氧化物半导体免于被制程用的气体所影响，促使采用本发明的晶体管数组基板的液晶显示器正常地显示影像。虽然本发明以前述实施例揭露如上，然其并非用以限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，所作更动与润饰的等效替换，仍为本发明的专利保护范围内。
权利要求
1.一种晶体管数组基板，其特征在于，包括 一基板；多条扫描线与多条数据线，皆配置在该基板上，并且彼此交错； 多个画素单元，各该画素单元包括一晶体管与一画素电极，各该晶体管包括 一闸极，配置于该基板上，并电性连接其中一该扫描线； 一汲极，电性连接其中一该画素电极；一源极，电性连接其中一该数据线，其中该汲极与该源极之间存有一通道间隙； 一金属氧化物半导体层，配置于该闸极与该汲极之间，以及该闸极与该源极之间，并具有一对侧边缘，其中该些侧边缘彼此相对，并位于该通道间隙的二端处；一信道保护层，覆盖该通道间隙内的该金属氧化物半导体层，并凸出于该金属氧化物半导体层的该些侧边缘；以及多个第一保护垫，配置于该些扫描线与该些数据线之间，并分别位于该些扫描线与该些数据线的交错处，其中各该第一保护垫包括一第一垫层与一第二垫层，而该些第一垫层位于该些第二垫层与该些扫描线之间。
2.根据权利要求1所述的晶体管数组基板，其特征在于该金属氧化物半导体层的材质为铟镓锌氧化物半导体或铟锡锌氧化物半导体。
3.根据权利要求1所述的晶体管数组基板，其特征在于该些第一垫层的材质与该些金属氧化物半导体层的材质相同。
4.根据权利要求1所述的晶体管数组基板，其特征在于该些第二垫层的材质与该些信道保护层的材质相同。
5.根据权利要求1所述的晶体管数组基板，其特征在于该信道保护层的材质为硅化合物或硅。
6.根据权利要求1所述的晶体管数组基板，其特征在于在各该晶体管中，该信道保护层局部覆盖该金属氧化物半导体层，而该汲极与该源极局部覆盖该金属氧化物半导体层。
7.根据权利要求1所述的晶体管数组基板，其特征在于更包括多条共享线与多个第二保护垫，该些共享线皆配置在该基板上，并位于该些画素电极的下方，其中该些共享线与该些扫描线并列，并与该些数据线彼此交错，该些第二保护垫配置于该些共享线与该些数据线之间，并分别位于该些共享线与该些数据线的交错处。
8.根据权利要求7所述的晶体管数组基板，其特征在于该些第二保护垫更配置于该些共享线与该些画素电极之间。
9.根据权利要求7所述的晶体管数组基板，其特征在于各该第二保护垫包括一第三垫层与一第四垫层，而该些第三垫层位于该些第四垫层与该些共享线之间。
10.根据权利要求9所述的晶体管数组基板，其特征在于该些第三垫层的材质与该些金属氧化物半导体层的材质相同。
11.根据权利要求9所述的晶体管数组基板，其特征在于该些第四垫层的材质与该些信道保护层的材质相同。
12.根据权利要求9所述的晶体管数组基板，其特征在于该些第四垫层完全覆盖该些第三垫层与该些共享线。
13.根据权利要求1所述的晶体管数组基板，其特征在于在各该晶体管中，该信道保护层完全覆盖该金属氧化物半导体层，而该汲极与该源极皆覆盖该信道保护层。
14.根据权利要求1所述的晶体管数组基板，其特征在于更包括一闸极保护层，该闸极保护层配置于该些间极与该些金属氧化物半导体之间，并全面性覆盖该些闸极。
15.根据权利要求1所述的晶体管数组基板，其特征在于更包括一绝缘层，而各该画素单元包括一导电柱，该绝缘层位于该些晶体管与该些画素电极之间，而该些导电柱配置于该绝缘层中，并分别连接于该些画素电极与该些汲极之间。
全文摘要
本发明涉及一种晶体管数组基板，包括一基板、多条扫描线、多条数据线与多个画素单元。扫描线与数据线皆配置在基板上。各个画素单元包括一晶体管与一画素电极。晶体管电性连接画素电极、扫描线与数据线。各个晶体管包括一闸极、一汲极、一源极、一金属氧化物半导体层与一信道保护层。汲极与源极之间存有一通道间隙。金属氧化物半导体层具有一对彼此相对的侧边缘，而这些侧边缘位于通道间隙的二端处。信道保护层覆盖信道间隙内的金属氧化物半导体层，并凸出于金属氧化物半导体层的这些侧边缘。本发明的晶体管数组基板可以保护金属氧化物半导体免于被制程用的气体所影响。
文档编号H01L29/786GK102184966SQ20111009449
公开日2011年9月14日 申请日期2011年4月15日 优先权日2011年4月15日
发明者陈冠妤, 陈德誉, 陈盈惠, 黄雅惠 申请人:中华映管股份有限公司, 福州华映视讯有限公司