晶体管及其形成方法
【专利摘要】一种晶体管及其形成方法，晶体管的形成方法包括：提供衬底；在所述衬底表面形成栅极结构，所述栅极结构包括栅介质层、位于栅介质层表面的保护层、以及位于保护层表面的栅极层；在所述栅极结构的侧壁表面形成第一侧墙；采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面；在所述第一过刻蚀工艺之后，在所述第一侧墙的表面形成第二侧墙。所形成的晶体管形貌改善、性能稳定。
【专利说明】
晶体管及其形成方法
技术领域
[0001]本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。
【背景技术】
[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS (Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一O
[0003]对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。
[0004]为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。
[0005]然而，随着半导体工艺节点的不断缩小，所形成的高K金属栅晶体管的尺寸不断缩小，导致制造高K金属栅晶体管的工艺难度提高，而所形成的高K金属栅晶体管的性能不稳定。
【发明内容】
[0006]本发明解决的问题是提供一种晶体管及其形成方法，所形成的晶体管形貌改善、性能稳定。
[0007]为解决上述问题，本发明提供一种晶体管及其形成方法，包括:提供衬底；在所述衬底表面形成栅极结构，所述栅极结构包括栅介质层、位于栅介质层表面的保护层、以及位于保护层表面的栅极层；在所述栅极结构的侧壁表面形成第一侧墙；采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面；在所述第一过刻蚀工艺之后，在所述第一侧墙的表面形成第二侧墙。
[0008]可选的，还包括:在形成第二侧墙之后，采用第二过刻蚀工艺刻蚀所述栅极结构、第一侧墙和第二侧墙周围的衬底，使所述衬底表面低于所述第二侧墙的底部表面。
[0009]可选的，还包括:在所述第二过刻蚀工艺之后，重复若干次形成侧墙的工艺，在第二侧墙表面形成若干层侧墙；在每形成一层侧墙之后进行一次过刻蚀工艺，使每一层侧墙的底部表面低于前一层侧墙的底部表面。
[0010]可选的，所述侧墙的形成步骤包括:在所述衬底、前一层侧墙和栅极结构表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底表面和栅极结构的顶部表面。
[0011]可选的，在形成该层侧墙之后进行的过刻蚀工艺和所述回刻蚀工艺为各向异性的干法刻蚀工艺。
[0012]可选的，还包括:在重复若干次形成侧墙的工艺以及过刻蚀工艺之后，在所述衬底表面形成半导体层。
[0013]可选的，所述第二侧墙的形成步骤包括:在所述衬底、第一侧墙和栅极结构表面形成第二侧墙层；对所述第二侧墙层进行第二回刻蚀工艺，直至暴露出衬底表面和栅极结构的顶部表面。
[0014]可选的，所述第二过刻蚀工艺和所述第二回刻蚀工艺为各向异性的干法刻蚀工
-H-
O
[0015]可选的，还包括:在第二过刻蚀工艺之后，在所述衬底表面形成半导体层。
[0016]可选的，还包括:在形成第二侧墙之后，在所述衬底表面形成半导体层。
[0017]可选的，所述半导体层的材料为硅、锗、硅锗或碳化硅。
[0018]可选的，所述栅介质层的材料为高K介质材料；所述保护层的材料为钛、钽、氮化钛或氮化钽中的一种或多种组合；所述栅极层的材料为多晶硅；所述第一侧墙或第二侧墙的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。
[0019]可选的，还包括:在形成所述第二侧墙层之后，在所述衬底表面形成介质层，所述介质层暴露出所述栅极结构的顶部表面；去除所述栅极层，在所述介质层内形成开口 ；在所述开口内形成金属栅。
[0020]可选的，所述栅极结构还包括:位于衬底表面的栅氧化层，所述栅介质层位于所述栅氧化层表面；所述栅氧化层的材料为氧化硅。
[0021]可选的，所述栅极结构还包括:位于所述栅极层表面的掩膜层。
[0022]可选的，所述掩膜层的材料为氮化娃或无定形碳。
[0023]可选的，所述栅极结构的形成步骤包括:在衬底表面形成栅介质膜；在所述栅介质膜表面形成保护膜；在所述保护膜表面形成栅极膜；在所述栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，刻蚀所述栅极膜、保护膜和栅介质膜，直至暴露出衬底表面，形成所述栅介质层、保护层和栅极层。
[0024]可选的，所述第一侧墙的形成步骤包括:在所述衬底和栅极结构表面形成第一侧墙层；对所述第一侧墙层进行第一回刻蚀工艺，直至暴露出衬底表面和栅极结构的顶部表面。
[0025]可选的，所述第一过刻蚀工艺和所述第一回刻蚀工艺为各向异性的干法刻蚀工
-H-
O
[0026]相应的，本发明还提供一种采用上述任一项方法所形成的晶体管，包括:衬底；位于所述衬底表面的栅极结构，所述栅极结构包括栅介质层、位于栅介质层表面的保护层、以及位于保护层表面的栅极层；位于所述栅极结构的侧壁表面形成第一侧墙；位于所述栅极结构和第一侧墙周围的衬底表面低于所述栅极结构的底部表面；位于所述第一侧墙的表面形成第二侧墙。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]本发明的形成方法中，在栅极结构的侧壁表面形成第一侧墙之后，采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面；由于后续在所述第一侧墙表面形成第二侧墙位于所述衬底表面，因此所述第二侧墙的底部表面低于所述第一侧墙的底部表面；则位于栅介质层表面的保护层到所述第二侧墙底部的距离大于到第一侧墙底部的距离，所述第二侧墙用于隔离所述保护层的能力更强，从而能够有效避免后续工艺的气体或液体自所述第二侧墙底部渗入并与保护层相接触的问题。因此，所形成的晶体管中，所述保护层的形貌良好，避免了外部环境对所述保护层边缘的俯视，则所形成的晶体管的阈值电压稳定、性能改善。
[0029]进一步，在形成第二侧墙之后，采用第二过刻蚀工艺刻蚀所述栅极结构、第一侧墙和第二侧墙周围的衬底，使所述衬底表面低于所述第二侧墙的底部表面；在所述第二过刻蚀工艺之后，重复若干次形成侧墙的工艺，在第二侧墙表面形成若干层侧墙；在每形成一层侧墙之后进行一次过刻蚀工艺，使每一层侧墙的底部表面低于前一层侧墙的底部表面。由于每一侧墙底部表面低于前一层侧墙的底部表面，则能够进一步增加最外层的侧墙底部到所述保护层的距离，进而使得所述保护层与外部环境更难接触，且后续工艺的气体或液体渗过所述侧墙并与保护层接触的难度增加。因此能够避免后续工艺对保护层造成腐蚀，使所形成的晶体管的阈值电压稳定、性能改善。
[0030]进一步，所述侧墙的形成步骤包括:在所述衬底、前一层侧墙和栅极结构表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底表面和栅极结构的顶部表面。而在形成该层侧墙之后进行的过刻蚀工艺和所述回刻蚀工艺的参数相同，即在进行回刻蚀工艺至暴露出衬底表面之后，继续采用相同的工艺进行过刻蚀，以使衬底表面低于该层侧墙底部表面。由于回刻蚀工艺和过刻蚀工艺相同，使得工艺简化，且节省成本。
[0031]进一步，在形成第二侧墙之后，在所述衬底表面形成半导体层。则所述半导体层表面高于所述第二侧墙的底部表面，自所述半导体层表面经过所述第二侧墙底部至所述保护层的路径增加；进而避免了后续工艺的气体或液体自所述半导体层与第二侧墙接触界面渗入至与保护层相接触，防止所述保护层受到腐蚀。
[0032]本发明的结构中，所述栅极结构和第一侧墙周围的衬底表面低于所述栅极结构的底部表面，而第二侧墙位于所述第一侧墙表面，因此所述第二侧墙的底部表面低于所述第一侧墙的底部表面。位于栅介质层表面的保护层到所述第二侧墙底部的距离大于到第一侧墙底部的距离，所述第二侧墙用于隔离所述保护层的能力更强，从而能够有效避免后续工艺的气体或液体自所述第二侧墙底部渗入并与保护层相接触的问题。因此，所述晶体管中的保护层形貌良好，所述晶体管的阈值电压稳定、性能改善。
【附图说明】
[0033]图1本发明实施例的一种高K金属栅晶体管的剖面结构示意图；
[0034]图2至图9是本发明实施例的晶体管的形成过程的剖面结构示意图。
【具体实施方式】
[0035]如【背景技术】所述，随着半导体工艺节点的不断缩小，所形成的高K金属栅晶体管的尺寸不断缩小，导致制造高K金属栅晶体管的工艺难度提高，而所形成的高K金属栅晶体管的性能不稳定。
[0036]请参考图1，图1本发明实施例的一种高K金属栅晶体管的剖面结构示意图，包括:衬底100 ;位于衬底100表面的栅极结构，所述栅极结构包括:位于衬底表面的高K栅介质层101 ;位于高K栅介质层101表面的覆盖层102 ;位于覆盖层102表面的金属栅103 ;位于金属栅103、覆盖层102和高K栅介质层101侧壁表面的侧墙104。
[0037]其中，所述覆盖层102用于阻挡金属栅103的材料向高K栅介质层101内扩散，避免因所述高K栅介质层101受到金属材料的污染而使晶体管的阈值电压发生偏差；所述覆盖层102的材料为金属化合物，例如氮化钛。
[0038]在形成侧墙之后，进行后续工艺之前，通常需要采用干法或湿法清洗工艺去除所述衬底100和栅极结构表面的工艺副产物；以湿法清洗工艺为例，需要采用稀氢氟酸溶液(DHF，水与氢氟酸的体积比大于或等于100:1)清洗所述衬底100和栅极结构表面。
[0039]随着半导体器件的尺寸逐渐减小、半导体器件的密度逐渐增大，所述栅极结构的尺寸缩小，且相邻栅极结构之间的距离减小，为了满足技术的发展，所述高K栅介质层101、以及侧墙104的厚度也相应缩小。然而，随着所述侧墙104和高K栅介质层101的厚度缩小，用于清洗工艺的气体或液体更易透过所述侧墙104和高K栅介质层101，并且导致所述用于清洗工艺的气体或液体与所述覆盖层102相接触，对所述覆盖层102造成腐蚀；具体的，所述用于清洗工艺的气体或液体容易自所述侧墙104与衬底100相接触的界面渗入，并渗透过所述侧墙104与高K栅介质层101相接触的界面，最终与所述覆盖层102相接触，对所述覆盖层102的边缘造成腐蚀。因此，容易使所述覆盖层102的边缘形貌变差，继而影响所形成的晶体管的阈值电压稳定性、以及器件可靠性。
[0040]为了解决上述问题，本发明提供一种晶体管及其形成方法。所述形成方法中，在栅极结构的侧壁表面形成第一侧墙之后，采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面；由于后续在所述第一侧墙表面形成第二侧墙位于所述衬底表面，因此所述第二侧墙的底部表面低于所述第一侧墙的底部表面；则位于栅介质层表面的保护层到所述第二侧墙底部的距离大于到第一侧墙底部的距离，所述第二侧墙用于隔离所述保护层的能力更强，从而能够有效避免后续工艺的气体或液体自所述第二侧墙底部渗入并与保护层相接触的问题。因此，所形成的晶体管中，所述保护层的形貌良好，避免了外部环境对所述保护层边缘的俯视，则所形成的晶体管的阈值电压稳定、性能改善。
[0041]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0042]图2至图9是本发明实施例的晶体管的形成过程的剖面结构示意图。
[0043]请参考图2，提供衬底200 ;在所述衬底200表面形成栅极结构，所述栅极结构包括栅介质层201、位于栅介质层201表面的保护层202、以及位于保护层202表面的栅极层203。
[0044]在本实施例中，所述衬底200为平面基底。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中，所述衬底200为硅衬底。
[0045]在本实施例中，所述衬底200内还具有浅沟槽隔离结构(Shal low TrenchIsolator，简称STI)，所述浅沟槽隔离结构用于隔离衬底200内的有源区，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。
[0046]在另一实施例中，所述衬底包括:基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。
[0047]在一实施例中，所述基底和鳍部能够由半导体衬底刻蚀形成；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；通过刻蚀部分所述半导体衬底，能够在所述半导体衬底内形成若干沟槽，相邻沟槽之间的半导体衬底形成鳍部，而且位于鳍部底部的半导体衬底形成基底。
[0048]在其它实施例中，所述鳍部还能够通过外延工艺形成于基底表面；所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；所述鳍部的材料为娃、娃锗、锗或碳化娃。
[0049]在本实施例中，所述栅极结构为伪栅极结构，其中的栅极层203为后续形成的金属栅占据空间位置。所述栅极层203的材料为无定形娃(amorphous poly)或多晶娃(crystal poly);所述栅极层203的厚度为500埃?1500埃，所述栅极层203的厚度决定了后续所形成的栅极层的厚度。由于后续需要去除所述栅极层203，而所述无定形硅或多晶硅易于被刻蚀、保型性良好、且易于被去除的材料，因此以所述无定形硅或多晶硅为材料形成栅极层203，能够使所述栅极层203的形貌良好、结构稳定、易于被去除。
[0050]在本实施例中，所述栅极结构还包括:位于所述栅极层203表面的掩膜层204。所述栅极结构的形成步骤包括:在衬底200表面形成栅介质膜；在所述栅介质膜表面形成保护膜；在所述保护膜表面形成栅极膜；在所述栅极膜的部分表面形成掩膜层204 ;以所述掩膜层204为掩膜，刻蚀所述栅极膜、保护膜和栅介质膜，直至暴露出衬底200表面，形成所述栅介质层201、保护层202和栅极层203。
[0051]所述掩膜层204的材料为氮化硅、氮氧化硅、掺碳的氮氧化硅、掺硼的氮氧化硅或无定形碳中的一种或多种；所述掩膜层204的厚度为10埃?200埃。所述掩膜层204的形成工艺包括:在所述栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成栅极层203的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出栅极膜表面为止，形成掩膜层204。在本实施例中，所述掩膜层的材料为无定形碳。
[0052]其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺；所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-Aligned Double Patterning，简称 SADP)掩膜。
[0053]所述栅介质层201的材料为高K介质材料，所述高K介质材料的介电常数大于或等于 4。所述高 K 介质材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaSi0、AlSi0、HfTa0、HfTi0、(Ba, Sr) Ti03、A1203、Si3N4。所述栅介质膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层201的厚度为10埃?50埃。
[0054]在一实施例中，所述栅极结构还包括:位于衬底200表面的栅氧化层，所述栅介质层201位于所述栅氧化层表面；所述栅氧化层的材料为氧化硅；所述栅氧化层的形成工艺包括热氧化工艺、原位蒸汽生成工艺(In-Situ Steam Generat1n，简称ISSG)或化学气相沉积工艺。所述栅氧化层用于增强所述栅介质层201与衬底200之间的结合强度。
[0055]所述保护层202的材料为钛、钽、氮化钛或氮化钽中的一种或多种组合；所述保护层202的厚度为10埃?50埃。所述保护膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
[0056]所述保护层202阻止后续形成的金属栅内的金属原子向栅介质层201内扩散，保证了所述栅介质层的介电常数，维持了所形成的晶体管的阈值电压稳定。而且，在形成伪栅极层之前形成所述高K介质材料的栅介质层201，当后续去除所述栅极层203之后，暴露出所述保护层202，后续在所述保护层202表面形成金属栅，则所述保护层202能够在去除栅极层203时保护所述栅介质层201表面免受损伤。
[0057]请参考图3，在所述衬底200和栅极结构表面形成第一侧墙层205。
[0058]所述第一侧墙层205的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。在本实施例中，所述第一侧墙层205的材料与所述掩膜层204的材料不同，使所述第一侧墙层205与掩膜层204之间具有较高的刻蚀选择比，能够使后续的第一回刻蚀工艺停止于掩膜层204表面。在本实施例中，所述第一侧墙205的材料为氧化硅。
[0059]所述第一侧墙层205的厚度为10埃?200埃；所述第一侧墙层205的厚度即后续形成的第一侧墙的厚度。所述第一侧墙层205的形成工艺为原子层沉积(ALD)工艺、化学气相沉积工艺或物理气相沉积工艺。
[0060]请参考图4，对所述第一侧墙层205 (如图3所示)进行第一回刻蚀工艺，直至暴露出衬底200表面和栅极结构的顶部表面，在所述栅极结构的侧壁表面形成第一侧墙205a。
[0061]所述第一侧墙205a用于保护所述栅极结构的侧壁表面，而且，所述第一侧墙205a还能够用于定义后续需要形成于衬底200内的轻掺杂区或源漏区的位置。
[0062]所述第一回刻蚀工艺为无掩膜刻蚀工艺，由于所述第一侧墙层205的材料与衬底200表面的材料、以及掩膜层204的材料不同，因此所述第一侧墙层205与衬底200和掩膜层204之间具有较高的刻蚀选择比，因此，所述第一回刻蚀工艺能够停止于所述衬底200和掩膜层204表面。
[0063]所述第一回刻蚀工艺为各向异性的干法刻蚀工艺；本实施例中，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括碳氟气体、O2和载气，刻蚀气体的流量为50sccm?lOOOsccm，气体压力为Imtorr?50mtorr，偏置电压为1V?500V，功率为10ff ?800W，温度为 40°C?200°C;其中，所述碳氟气体包括 CF4、C3FS、C4FS、CH2F2、CH3F、CHF3中的一种或多种；所述载气为Ar、He、或者N2中的一种或几种。
[0064]请参考图5，采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙205a周围的衬底200，使所述衬底200a表面低于所述栅极结构的底部表面。
[0065]所述第一过刻蚀工艺用于使衬底200表面低于第一侧墙205a底部表面、以及栅极结构底部表面，以便后续在衬底和第一侧墙205a表面形成第二侧墙之后，能够使第二侧墙的底部低于所述第一侧墙205a的底部，则所述保护层202到所述第二侧墙底部的距离大于到第一侧墙205a底部的距离，因此所述第二侧墙底部到保护层的距离增大，则后续工艺中所采用的溶液或气体难以沿衬底200a接触第二侧墙和第一侧墙205a的界面渗入栅极结构内部，避免了所述保护层202因接触所述溶液或气体而发生腐蚀，保证了所述保持202的形貌稳定。
[0066]所述第一过刻蚀工艺的刻蚀深度为5nm?10nm。所述第一过刻蚀工艺的刻蚀深度即所述衬底200a表面低于栅极结构底部表面的距离，即后续形成的第二侧墙底部到第一侧墙205a底部或栅极结构底部的距离。所述第一过刻蚀的刻蚀深度决定了后续形成的第二侧墙对于保护层202的保护能力；若所述第一过刻蚀工艺的刻蚀深度较浅，则所述第二侧墙对保护层202的保护能力不足；若所述第一过刻蚀工艺过深，则造成了不必要的衬底200浪费；当所述第一过刻蚀工艺的刻蚀深度为5nm?10nm，即能够保证第二侧墙对保护层202的保护能力，又能够避免不必要的浪费。
[0067]所述第一过刻蚀工艺为无掩膜刻蚀工艺。由于所述栅极结构的顶部表面具有掩膜层204进行保护，而所述栅极结构的侧壁表面具有第一侧墙205a进行保护，因此所述第一过刻蚀工艺无需额外形成掩膜层，从而简化了工艺步骤、节省工艺成本。
[0068]所述第一过刻蚀工艺为各向异性的干法刻蚀工艺。在本实施例中，所述衬底200为硅衬底，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括(:12或HBr中的一种或两种、以及载气；所述HBr的流量为200sccm?800sccm ;所述012的流量为20sccm?10sccm ;所述载气为Ar、He、或者队中的一种或几种；所述载气的流量为50sccm?lOOOsccm，刻蚀腔室的压力为2mTorr?200mTorr，刻蚀时间为15秒?60秒。
[0069]在本实施例中，在所述第一过刻蚀工艺之后，以所述栅极结构和第一侧墙205a为掩膜，在所述栅极结构两侧的衬底200a内形成轻掺杂区。在另一实施例中，在所述第一过刻蚀工艺之前，以所述栅极结构和第一侧墙为掩膜，在所述栅极结构两侧的衬底内形成轻惨杂区。
[0070]请参考图6，在所述第一过刻蚀工艺之后，在所述第一侧墙205a的表面形成第二侧墙206。
[0071]所述第二侧墙206用于保护所述栅极结构的侧壁表面，而且，所述第二侧墙206还能够用于定义后续需要形成于衬底200内的轻掺杂区或源漏区的位置。
[0072]所述第二侧墙206的形成步骤包括:在所述衬底200a、第一侧墙205a和栅极结构表面形成第二侧墙层；对所述第二侧墙层进行第二回刻蚀工艺，直至暴露出衬底200a表面和栅极结构的顶部表面。
[0073]所述第二侧墙206的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。在本实施例中，所述第二侧墙206的材料与所述掩膜层204的材料不同，使所述第二侧墙层与掩膜层204之间具有较高的刻蚀选择比，能够使所述第二回刻蚀工艺停止于掩膜层204表面。而且，所述第二侧墙层的材料与所述第一侧墙205a的材料不同，以保证在第二回刻蚀工艺中，不会损伤所述第一侧墙205a的形貌。在本实施例中，所述第二侧墙206的材料为氮化娃。
[0074]所述第二侧墙层的厚度为10埃?200埃，所述第二侧墙层的厚度即所形成的第二侧墙206的厚度。所述第二侧墙层的形成工艺为原子层沉积(ALD)工艺、化学气相沉积工艺或物理气相沉积工艺。
[0075]所述第二回刻蚀工艺为无掩膜刻蚀工艺，由于所述第二侧墙层的材料与衬底200表面的材料、以及掩膜层204的材料不同，因此所述第二侧墙层与衬底200和掩膜层204之间具有较高的刻蚀选择比，因此，所述第二回刻蚀工艺能够停止于所述衬底200和掩膜层204表面。
[0076]所述第二回刻蚀工艺为各向异性的干法刻蚀工艺；本实施例中，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括碳氟气体、O2和载气，刻蚀气体的流量为50sccm?lOOOsccm，气体压力为Imtorr?50mtorr，偏置电压为1V?500V，功率为10ff ?800W，温度为 40°C?200°C;其中，所述碳氟气体包括 CF4、C3FS、C4FS、CH2F2、CH3F、CHF3中的一种或多种；所述载气为Ar、He、或者N2中的一种或几种。
[0077]请参考图7，在形成第二侧墙206之后，采用第二过刻蚀工艺刻蚀所述栅极结构、第一侧墙205a和第二侧墙206周围的衬底200a (如图6所示)，使所述衬底200b表面低于所述第二侧墙206的底部表面。
[0078]所述第二过刻蚀工艺用于使所述栅极结构、第一侧墙205a和第二侧墙206周围的衬底200b表面能够低于所述第二侧墙206的底部表面，由于后续需要在所述第二侧墙206表面形成一层或若干层侧墙，则后续形成的所述侧墙底部表面能够低于所述第二侧墙206的底部表面，使所述保护层202到所述侧墙底部的距离、大于到第二侧墙206底部的距离。从而，增加了后续工艺中所采用的气体或液体自所述衬底200b沿侧墙、第二侧墙206和第一侧墙205a相接触的界面渗入的路径，使所述保护层202难以与所述气体或液体相接触，避免了所述保护层发生腐蚀。
[0079]所述第二过刻蚀工艺的刻蚀深度为5nm?10nm。所述第二过刻蚀工艺的刻蚀深度即所述衬底200b表面低于第二侧墙206底部表面的距离，即后续形成的侧墙底部到第二侧墙206底部的距离。所述第二过刻蚀的刻蚀深度决定了后续形成的侧墙对于保护层202的保护能力；若所述第二过刻蚀工艺的刻蚀深度较浅，则所述侧墙对保护层202的保护能力不足；若所述第二过刻蚀工艺过深，则造成了不必要的衬底200浪费。
[0080]所述第二过刻蚀工艺为无掩膜刻蚀工艺。由于所述栅极结构的顶部表面具有掩膜层204进行保护，而所述栅极结构的侧壁表面具有第二侧墙206进行保护，因此所述第二过刻蚀工艺无需额外形成掩膜层，从而简化了工艺步骤、节省工艺成本。
[0081]所述第二过刻蚀工艺为各向异性的干法刻蚀工艺。在本实施例中，所述衬底200为硅衬底，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括(:12或HBr中的一种或两种、以及载气；所述HBr的流量为200sccm?800sccm ;所述012的流量为20sccm?10sccm ;所述载气为Ar、He、或者队中的一种或几种；所述载气的流量为50sccm?lOOOsccm，刻蚀腔室的压力为2mTorr?200mTorr，刻蚀时间为15秒?60秒。
[0082]请参考图8，在所述第二过刻蚀工艺之后，重复若干次形成侧墙的工艺，在第二侧墙206表面形成若干层侧墙。
[0083]在所述第二侧墙206表面形成的侧墙的层数为I层至3层。在本实施例中，在所述第二侧墙层206表面形成第三侧墙208，所述第三侧墙208的底部表面低于所述第二侧墙206的底部表面。并且，在形成所述第三侧墙208之后，在所述第三侧墙208、第二侧墙206、第一侧墙205a和栅极结构两侧的衬底内分别形成源漏区。
[0084]所述侧墙的形成步骤包括:在所述衬底200b、前一层侧墙和栅极结构表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底200b表面和栅极结构的顶部表面。
[0085]所述侧墙的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。在本实施例中，所述侧墙的材料与所述掩膜层204的材料不同，使所述侧墙层与掩膜层204之间具有较高的刻蚀选择比，能够使所述回刻蚀工艺停止于掩膜层204表面。在本实施例中，所述第三侧墙208的材料为氧化硅。
[0086]所述侧墙层的厚度为10埃?200埃，所述侧墙层的厚度即所形成的侧墙的厚度。所述侧墙层的形成工艺为原子层沉积(ALD)工艺、化学气相沉积工艺或物理气相沉积工
-H-
O
[0087]所述回刻蚀工艺为无掩膜刻蚀工艺，由于所述侧墙层的材料与衬底200b表面的材料、以及掩膜层204的材料不同，因此所述侧墙层与衬底200和掩膜层204之间具有较高的刻蚀选择比，因此，所述回刻蚀工艺能够停止于所述衬底200和掩膜层204表面。
[0088]所述回刻蚀工艺为各向异性的干法刻蚀工艺；本实施例中，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括碳氟气体、O2和载气，刻蚀气体的流量为50SCCm?lOOOsccm,气体压力为Imtorr?50mtorr，偏置电压为1V?500V，功率为10W?800W，温度为40°C?200°C ;其中，所述碳氟气体包括CF4、C3F8, C4F8, CH2F2, CH3F, CHF3中的一种或多种；所述载气为Ar、He、或者N2中的一种或几种。
[0089]在一实施例中，在每形成一层侧墙之后进行一次过刻蚀工艺，以此使每一层侧墙的底部表面低于前一层侧墙的底部表面，使后续工艺中所的气体或液体自所述衬底200b沿侧墙、第二侧墙206和第一侧墙205a相接触的界面渗入的路径增加，则所述保护层202难以与所述气体或液体相接触，避免了所述保护层202发生腐蚀。
[0090]每一次过刻蚀工艺的刻蚀深度为5nm?10nm。所述过刻蚀工艺的刻蚀深度即所述衬底200b表面低于前一层侧墙底部表面的距离，即后续形成的侧墙底部到前一层侧墙底部的距离。
[0091]所述过刻蚀工艺为无掩膜刻蚀工艺。由于所述栅极结构的顶部表面具有掩膜层204进行保护，而所述栅极结构的侧壁表面具有侧墙进行保护，因此所述过刻蚀工艺无需额外形成掩膜层，从而简化了工艺步骤、节省工艺成本。
[0092]所述过刻蚀工艺为各向异性的干法刻蚀工艺。在本实施例中，所述衬底200为硅衬底，所述各向异性的干法刻蚀工艺的参数包括:刻蚀气体包括Cl2SHBr中的一种或两种、以及载气；所述HBr的流量为200sccm?800sccm ;所述012的流量为20sccm?10sccm ;所述载气为Ar、He、或者队中的一种或几种；所述载气的流量为50sccm?lOOOsccm，刻蚀腔室的压力为2mTorr?200mTorr，刻蚀时间为15秒?60秒。
[0093]请参考图9，在重复若干次形成侧墙的工艺以及过刻蚀工艺之后，在所述衬底200b表面形成半导体层207。
[0094]在形成半导体层207之前，对所述衬底200、侧墙和栅极结构表面进行清洗工艺，所述清洗工艺用于去除附着于衬底200、侧墙和栅极结构表面的工艺副产物；所述清洗工艺为湿法清洗工艺或干法清洗工艺。在本实施例中，所述清洗工艺为湿法清洗工艺，所述湿法清洗的清洗液为稀氢氟酸溶液，所述稀氢氟酸溶液中，水和氢氟酸的体积比大于或等于100:1。在所述栅极结构内，所述保护层202的材料为金属或金属化合物，所述清洗工艺的清洗液容易对所述保护层202造成腐蚀。
[0095]由于所形成的侧墙底部均低于前一层的侧墙底部，使得栅极结构内的保护层202到最外层的侧墙底部的距离增大，且自所述保护层边缘沿所述衬底200b与第一侧墙205a、第二侧墙206和侧墙的接触界面至外部的路径较长，使得湿法清洗工艺的清洗液难以自外部渗入所述栅极结构内部，从而避免了所述清洗液与所述保护层202相接触，防止所述保护层202发生腐蚀，从而使得所形成的晶体管的阈值电压稳定，所形成的晶体管的性能提尚O
[0096]在本实施例中，在形成第二侧墙206之后，或者在第二过刻蚀工艺之后，在所述衬底表面形成半导体层207，所述半导体层207用于形成晶体管的源漏区，并且所述半导体层207与所述侧墙靠近底部的侧壁相接触，使得清洗工艺的气体或液体更难以渗透进入栅极结构，进一步防止所述保护层202被腐蚀。在本实施例中，在第二侧墙206表面形成第三侧墙208之后，形成所述半导体层207。在另一实施例中，还能够在形成一层或若干层侧墙之后，或者在形成若干层侧墙之后的过刻蚀工艺之后，形成所述半导体层。在其它实施例中，还能够不形成所述半导体层207。
[0097]所述半导体层207的材料为硅、锗、硅锗(SiGe)或碳化硅(SiC);所述半导体层207的形成工艺为选择性外延沉积工艺；所述半导体207的表面能够低于、高于或齐平于所述栅极结构的底部表面。
[0098]在一实施例中，所形成的晶体管为PMOS晶体管，所述半导体层207的材料能够为硅锗，而位于栅极结构底部的衬底200b材料为硅，所述硅锗与硅之间具有晶格失配，因此所述半导体层207能够向位于栅极结构底部的衬底200b施加压应力，从而提高PMOS晶体管沟道区的载流子迀移率。
[0099]所述半导体层207的材料为硅锗时，形成所述半导体层207的选择性外延沉积工艺包括:工艺气体包括硅源气体(SiH4SSiH2Cl2)和锗源气体(GeH4),所述硅源气体或锗源气体的流量为I标准毫升/分钟?1000标准毫升/分钟；温度为500摄氏度?800摄氏度，气压为I托?100托，工艺气体还包括HCl和H2,所述HCl的流量为I标准毫升/分钟?1000标准毫升/分钟，比的流量为0.1标准升/分钟?50标准升/分钟。
[0100]在另一实施例中，所形成的晶体管为NMOS晶体管，所述半导体层207的材料能够为碳化硅，而位于栅极结构底部的衬底200b材料为硅，所述碳化硅与硅之间具有晶格失配，因此所述半导体层207能够向位于栅极结构底部的衬底200b施加拉应力，从而提高NMOS晶体管沟道区的载流子迀移率。
[0101]所述半导体层207的材料为碳化硅时，形成所述半导体层207的选择性外延沉积工艺包括:工艺气体包括:硅源气体(SiH4S SiH2Cl2)和碳源气体(CH4XH3Cl或CH2Cl2)，所述硅源气体和碳源气体的流量为I标准毫升/分钟?1000标准毫升/分钟；温度为500摄氏度?800摄氏度，气压为I托?100托，工艺气还体包括HCl和H2,所述HCl的流量为I标准毫升/分钟?1000标准毫升/分钟，112的流量为0.1标准升/分钟?50标准升/分钟。
[0102]在其它实施例中，所述半导体层207的材料还能够为单晶硅。
[0103]本实施例中，在形成所述半导体层207之后，采用离子注入工艺，在所述栅极结构、第一侧墙205a、第二侧墙206和若干层侧墙两侧的半导体层207内分别形成源漏区。
[0104]在本实施例中，所形成的晶体管为高K金属栅结构晶体管，且所述栅极结构中的栅极层203为多晶硅材料的伪栅极层，因此，在形成源漏区之后，需要去除所述栅极层203，并以金属栅替代。形成所述金属栅的工艺包括步骤包括:在形成源漏区之后，在所述衬底200b或半导体层207表面形成介质层，所述介质层暴露出所述栅极结构的顶部表面；去除所述栅极层203，在所述介质层内形成开口 ；在所述开口内形成金属栅。
[0105]所述介质层的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数为
2.5?3.9)或超低K介质材料(介电常数小于2.5)中的一种或多种；所述介质层的形成步骤包括:在所述衬底200b或半导体层207表面、侧墙表面、以及栅极结构表面形成介质膜；平坦化所述介质膜直至暴露出所述栅极结构的顶部表面为止。
[0106]所述金属栅的材料为铜、钨或铝。所述金属栅的形成步骤包括:在所述介质层表面和所述开口内形成填充满所述开口的金属膜；平坦化所述金属膜直至暴露出所述介质层表面为止，形成所述金属栅。在形成所述金属膜之前，还能够在所述介质层和开口内壁表面形成抛光停止层、功函数层中的一者或两者。
[0107]综上，本实施例中，在栅极结构的侧壁表面形成第一侧墙之后，采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面；由于后续在所述第一侧墙表面形成第二侧墙位于所述衬底表面，因此所述第二侧墙的底部表面低于所述第一侧墙的底部表面；则位于栅介质层表面的保护层到所述第二侧墙底部的距离大于到第一侧墙底部的距离，所述第二侧墙用于隔离所述保护层的能力更强，从而能够有效避免后续工艺的气体或液体自所述第二侧墙底部渗入并与保护层相接触的问题。因此，所形成的晶体管中，所述保护层的形貌良好，避免了外部环境对所述保护层边缘的俯视，则所形成的晶体管的阈值电压稳定、性能改善。
[0108]相应的，本发明还提供一种采用上述方法所形成的晶体管，请继续参考图9，包括:衬底200b ;位于所述衬底200b表面的栅极结构，所述栅极结构包括栅介质层201、位于栅介质层201表面的保护层202、以及位于保护层202表面的栅极层203 ;位于所述栅极结构的侧壁表面形成第一侧墙205a ;位于所述栅极结构和第一侧墙205a周围的衬底200b表面低于所述栅极结构的底部表面；位于所述第一侧墙205的表面形成第二侧墙206。
[0109]在本实施例中，所述衬底200b为平面基底。所述衬底200b为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或II1-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中，所述衬底200b为硅衬底。
[0110]在本实施例中，所述衬底200b内还具有浅沟槽隔离结构(Shal low TrenchIsolator，简称STI)，所述浅沟槽隔离结构用于隔离衬底200b内的有源区，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。
[0111]在另一实施例中，所述衬底包括:基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。
[0112]在本实施例中，所述栅极结构为伪栅极结构，其中的栅极层203为后续形成的金属栅占据空间位置。所述栅极层203的材料为无定形娃(amorphous poly)或多晶娃(crystal poly);所述栅极层203的厚度为500埃?1500埃。
[0113]在另一实施例中，所述栅极层为金属栅，所述金属栅的材料为铜、钨或铝。所述金属栅和保护层202之间还具有抛光停止层、功函数层中的一者或两者。
[0114]在本实施例中，所述栅极结构还包括:位于所述栅极层203表面的掩膜层204。所述掩膜层204的材料为氮化娃、氮氧化娃、掺碳的氮氧化娃、掺硼的氮氧化娃或无定形碳中的一种或多种；所述掩膜层204的厚度为10埃?200埃。
[0115]所述栅介质层201的材料为高K介质材料，所述高K介质材料的介电常数大于或等于 4 ;所述高 K 介质材料包括 LaO、A10、BaZrO、HfZrO、HfZrON、HfLaO、HfS1、HfS1N、LaS1、AlS1、HfTaO、HfT1、(Ba, Sr) Ti03、Al203、Si3N4;所述栅介质层 201 的厚度为 10 埃?50埃。
[0116]在一实施例中，所述栅极结构还包括:位于衬底200b表面的栅氧化层，所述栅介质层201位于所述栅氧化层表面；所述栅氧化层的材料为氧化硅；
[0117]所述保护层202的材料为钛、钽、氮化钛或氮化钽中的一种或多种组合；所述保护层202的厚度为10埃?50埃。
[0118]所述第一侧墙205a的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。所述第一侧墙205a的厚度为10埃?200埃。所述第二侧墙206的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合；所述第二侧墙206的厚度为10埃?200埃。所述第二侧墙206的底部低于所述第一侧墙205a的底部的距离为5nm?10nm。
[0119]所述晶体管还包括:位于所述第二侧墙206表面的若干层侧墙，且每一层侧墙的底部表面低于前一层侧墙的底部表面。所述侧墙的层数为I层至3层。在本实施例中，在所述第二侧墙层206表面形成第三侧墙208，所述第三侧墙208的底部表面低于所述第二侧墙206的底部表面。
[0120]所述侧墙的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合；所述侧墙的厚度为10埃?200埃；每一层侧墙底部低于前一层侧墙底部的距离为5nm?10nm。
[0121]本实施例中，所述衬底表面还具有半导体层207。所述半导体层207的材料为娃、锗、硅锗(SiGe)或碳化硅(SiC);所述半导体207的表面能够低于、高于或齐平于所述栅极结构的底部表面。在一实施例中，所形成的晶体管为PMOS晶体管，所述半导体层207的材料能够为硅锗；在另一实施例中，所形成的晶体管为NMOS晶体管，所述半导体层207的材料能够为碳化硅。在其它实施例中，所述半导体层207的材料还能够为单晶硅。
[0122]综上，本实施例中，所述栅极结构和第一侧墙周围的衬底表面低于所述栅极结构的底部表面，而第二侧墙位于所述第一侧墙表面，因此所述第二侧墙的底部表面低于所述第一侧墙的底部表面。位于栅介质层表面的保护层到所述第二侧墙底部的距离大于到第一侧墙底部的距离，所述第二侧墙用于隔离所述保护层的能力更强，从而能够有效避免后续工艺的气体或液体自所述第二侧墙底部渗入并与保护层相接触的问题。因此，所述晶体管中的保护层形貌良好，所述晶体管的阈值电压稳定、性能改善。
[0123]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种晶体管及其形成方法，其特征在于，包括: 提供衬底； 在所述衬底表面形成栅极结构，所述栅极结构包括栅介质层、位于栅介质层表面的保护层、以及位于保护层表面的栅极层； 在所述栅极结构的侧壁表面形成第一侧墙； 采用第一过刻蚀工艺刻蚀所述栅极结构和第一侧墙周围的衬底，使所述衬底表面低于所述栅极结构的底部表面； 在所述第一过刻蚀工艺之后，在所述第一侧墙的表面形成第二侧墙。2.如权利要求1所述的晶体管及其形成方法，其特征在于，还包括:在形成第二侧墙之后，采用第二过刻蚀工艺刻蚀所述栅极结构、第一侧墙和第二侧墙周围的衬底，使所述衬底表面低于所述第二侧墙的底部表面。3.如权利要求2所述的晶体管及其形成方法，其特征在于，还包括:在所述第二过刻蚀工艺之后，重复若干次形成侧墙的工艺，在第二侧墙表面形成若干层侧墙；在每形成一层侧墙之后进行一次过刻蚀工艺，使每一层侧墙的底部表面低于前一层侧墙的底部表面。4.如权利要求3所述的晶体管及其形成方法，其特征在于，所述侧墙的形成步骤包括:在所述衬底、前一层侧墙和栅极结构表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底表面和栅极结构的顶部表面。5.如权利要求4所述的晶体管及其形成方法，其特征在于，在形成该层侧墙之后进行的过刻蚀工艺和所述回刻蚀工艺为各向异性的干法刻蚀工艺。6.如权利要求3所述的晶体管及其形成方法，其特征在于，还包括:在重复若干次形成侧墙的工艺以及过刻蚀工艺之后，在所述衬底表面形成半导体层。7.如权利要求2所述的晶体管及其形成方法，其特征在于，所述第二侧墙的形成步骤包括:在所述衬底、第一侧墙和栅极结构表面形成第二侧墙层；对所述第二侧墙层进行第二回刻蚀工艺，直至暴露出衬底表面和栅极结构的顶部表面。8.如权利要求7所述的晶体管及其形成方法，其特征在于，所述第二过刻蚀工艺和所述第二回刻蚀工艺为各向异性的干法刻蚀工艺。9.如权利要求2所述的晶体管及其形成方法，其特征在于，还包括:在第二过刻蚀工艺之后，在所述衬底表面形成半导体层。10.如权利要求1所述的晶体管及其形成方法，其特征在于，还包括:在形成第二侧墙之后，在所述衬底表面形成半导体层。11.如权利要求6、9或10所述的晶体管及其形成方法，其特征在于，所述半导体层的材料为硅、锗、硅锗或碳化硅。12.如权利要求1所述的晶体管及其形成方法，其特征在于，所述栅介质层的材料为高K介质材料；所述保护层的材料为钛、钽、氮化钛或氮化钽中的一种或多种组合；所述栅极层的材料为多晶硅；所述第一侧墙或第二侧墙的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合。13.如权利要求12所述的晶体管及其形成方法，其特征在于，还包括:在形成所述第二侧墙层之后，在所述衬底表面形成介质层，所述介质层暴露出所述栅极结构的顶部表面；去除所述栅极层，在所述介质层内形成开口 ；在所述开口内形成金属栅。14.如权利要求12所述的晶体管及其形成方法，其特征在于，所述栅极结构还包括:位于衬底表面的栅氧化层，所述栅介质层位于所述栅氧化层表面；所述栅氧化层的材料为氧化娃。15.如权利要求1所述的晶体管及其形成方法，其特征在于，所述栅极结构还包括??位于所述栅极层表面的掩膜层。16.如权利要求15所述的晶体管及其形成方法，其特征在于，所述掩膜层的材料为氮化娃或无定形碳。17.如权利要求15所述的晶体管及其形成方法，其特征在于，所述栅极结构的形成步骤包括:在衬底表面形成栅介质膜；在所述栅介质膜表面形成保护膜；在所述保护膜表面形成栅极膜；在所述栅极膜的部分表面形成掩膜层；以所述掩膜层为掩膜，刻蚀所述栅极膜、保护膜和栅介质膜，直至暴露出衬底表面，形成所述栅介质层、保护层和栅极层。18.如权利要求1所述的晶体管及其形成方法，其特征在于，所述第一侧墙的形成步骤包括:在所述衬底和栅极结构表面形成第一侧墙层；对所述第一侧墙层进行第一回刻蚀工艺，直至暴露出衬底表面和栅极结构的顶部表面。19.如权利要求17所述的晶体管及其形成方法，其特征在于，所述第一过刻蚀工艺和所述第一回刻蚀工艺为各向异性的干法刻蚀工艺。20.一种采用如权利要求1至19任一项方法所形成的晶体管，其特征在于，包括: 衬底； 位于所述衬底表面的栅极结构，所述栅极结构包括栅介质层、位于栅介质层表面的保护层、以及位于保护层表面的栅极层； 位于所述栅极结构的侧壁表面形成第一侧墙； 位于所述栅极结构和第一侧墙周围的衬底表面低于所述栅极结构的底部表面； 位于所述第一侧墙的表面形成第二侧墙。
【文档编号】H01L21/336GK105826364SQ201510006913
【公开日】2016年8月3日
【申请日】2015年1月7日
【发明人】邓浩, 徐建华
【申请人】中芯国际集成电路制造(上海)有限公司