晶体管及其形成方法
【技术领域】
[0001]本发明涉及半导体领域，具体涉及一种晶体管及其形成方法。
【背景技术】
[0002]在晶体管的高K介质/后金属栅工艺中，在衬底上形成多个伪栅结构以后，需要在多个伪栅结构之间填充层间介质层，在去除伪栅后，层间介质层形成具有对应伪栅形状的凹槽，在所述凹槽中填充金属栅极，以形成高K介质/后金属栅结构。
[0003]然而，现有技术高K介质/后金属栅工艺形成的晶体管的性能不够优良。尤其是当晶体管为PMOS晶体管时，衬底的损伤容易导致PMOS晶体管的负偏置温度不稳定(negativebias temperature instability, NBTI)可靠度的降低。负偏置温度不稳定是考量PMOS晶体管性能的重要指标，会影响栅极的阈值电压，从而有可能导致集成电路中各个晶体管的阈值电压不同，影响集成电路的性能。
[0004]因此，如何形成性能较好的晶体管，成为本领域技术人员亟待解决的问题。
【发明内容】
[0005]本发明解决的问题是提供一种晶体管及其形成方法，以优化晶体管的性能。
[0006]为解决上述问题，本发明提供一种晶体管形成方法，包括:
[0007]提供衬底；
[0008]在所述衬底上形成包括伪栅的伪栅结构；
[0009]在所述伪栅结构露出的衬底中形成源区、漏区；
[0010]在所述伪栅结构之间填充层间介质层；
[0011]去除伪栅结构中的伪栅，形成第一开口 ；
[0012]去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口 ；
[0013]在所述第二开口中形成沟道层；
[0014]在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。
[0015]可选的，所述第二开口中形成沟道层的步骤包括:所述沟道层的材料包括锗。
[0016]可选的，形成第二开口的步骤包括:
[0017]所述第二开口的深度小于或等于10纳米。
[0018]可选的，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。
[0019]可选的，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。
[0020]可选的，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。
[0021 ] 可选的，所述沟道层为单层结构。
[0022]可选的，所述沟道层的材料为锗硅或锗。
[0023]可选的，形成源区、漏区的步骤包括:
[0024]在所述伪栅结构露出的衬底中形成Σ型凹槽；
[0025]在所述Σ型凹槽中形成掺杂有源漏离子的应力层。
[0026]可选的，所述晶体管为P型晶体管，所述衬底为硅，所述应力层的材料包括锗硅和锡。
[0027]可选的，所述第二开口中形成沟道层的步骤包括:采用外延工艺形成所述沟道层。
[0028]本发明还提供一种晶体管，包括:
[0029]衬底；
[0030]位于所述衬底中的沟道层；
[0031]位于所述沟道层上的栅极结构，所述栅极结构包括自下而上的栅极介质层和金属栅极；
[0032]位于所述栅极结构露出的衬底中的源区、漏区；
[0033]填充于所述栅极结构之间的层间介质层。
[0034]可选的，所述沟道层的材料包括锗。
[0035]可选的，所述沟道层的厚度小于或等于10纳米。
[0036]可选的，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。
[0037]可选的，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。
[0038]可选的，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。
[0039]可选的，所述沟道层为单层结构。
[0040]可选的，所述沟道层的材料为锗硅或锗。
[0041]可选的，所述源区、漏区包括:
[0042]形成于所述伪栅结构露出的衬底中的应力层，所述应力层掺杂有源漏离子。
[0043]与现有技术相比，本发明的技术方案具有以下优点:
[0044]在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。
[0045]进一步地，所述沟道层的材料包括锗，锗材料的沟道层与栅极介质层之间产生的界面缺陷等缺陷较少，能够提高晶体管的负偏置温度不稳定可靠度，进而提高晶体管的质量。
【附图说明】
[0046]图1至图7为本发明晶体管形成方法一实施例的各个步骤的示意图；
[0047]图8为本发明晶体管一实施例的剖视图。
【具体实施方式】
[0048]现有技术高K介质/后金属栅工艺形成的晶体管的性能不够优良，通过晶体管的形成方法分析晶体管性能不够优良的原因是:在去除伪栅的刻蚀过程中，刻蚀剂很容易对伪栅下方的衬底造成损伤，伪栅下方的部分衬底用作晶体管的沟道区，当用作沟道区的衬底受到损伤时，容易对晶体管的性能产生影响。尤其是当晶体管为PMOS晶体管时，沟道区的损伤容易导致PMOS晶体管的负偏置温度不稳定可靠度的降低。为了解决上述技术问题，本发明提供一种晶体管及其形成方法，包括:
[0049]提供衬底；在所述衬底上形成包括伪栅的伪栅结构；在所述伪栅结构露出的衬底中形成源区、漏区；在所述伪栅结构之间填充层间介质层；去除伪栅结构中的伪栅，形成第一开口 ；去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口 ；在所述第二开口中形成沟道层；在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。
[0050]在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。
[0051]更进一步地，所述沟道层的材料包括锗，与栅极介质层之间产生的界面缺陷等缺陷较少，能够提高晶体管的负偏置温度不稳定可靠度，进而提高晶体管的质量。
[0052]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明晶体管形成方法的具体实施例做详细的说明。
[0053]参考图1至图7为本发明晶体管形成方法一实施例的各个步骤的示意图。需要说明的是，本实施例以PMOS为例对本发明晶体管的形成方法进行描述，但是本发明对此不作限制，在其他实施例中，本发明还可以用于形成NMOS或其他类型的晶体管。
[0054]参考图1，提供衬底100。
[0055]在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
[0056]在本实