下而上的栅极介质层107'和金属栅极109'，以及位于栅极介质层107'和金属栅极109'侧壁的侧墙220'。但是本发明对所述栅极结构是否包括侧墙220'不做限制。
[0105]具体地，在本实施例中，所述栅极介质层107'的材料为氧化铪，所述栅极介质层107'覆盖位于所述金属栅极109'底部的第二沟道层106'以及金属栅极109'的侧壁。
[0106]在栅极介质层107'之上、金属栅极109'之下还设置有盖帽层108'，所述盖帽层108'的材料为氮化钛，所述盖帽层108'用来保护栅极介质层107'以及作为金属栅极109'的扩散阻挡层。
[0107]需要说明的是，本发明对栅极介质层107'的材料、结构以及具体位置均不做限制，在其他实施例中，所述栅极介质层107'的材料还可以为氧化硅，或是氧化硅与氧化铪的叠层，所述栅极介质层107'还可以仅覆盖位于所述金属栅极109'底部的第二沟道层
106' ο
[0108]本发明对是否设置盖帽层108'也不做限制，在其他实施例中，还可以不设置盖帽层 108'。
[0109]继续参考图8，本发明晶体管还包括:位于所述栅极结构露出的衬底100'中的源区/漏区。在本实施例中，所述源区/漏区为PMOS源区/漏区110'。所述PMOS源区/漏区110'由在应力层中掺杂P型的源漏离子形成，所述应力层的形状为Σ型。
[0110]以应力层形成PMOS源区/漏区110'的作用在于，对沟道区施加压应力，以提高沟道区的载流子迁移率。由于在后续工序中需要形成材料为锗硅的第一沟道层作为沟道区，因此应力层由锗硅和锡两种材料形成。锗硅和锡两种材料的应力较鍺硅的应力更大，以保证应力层对沟道区提供压应力。但是本发明对应力层的材料是否为锗硅和锡不做限制，在其他实施例中，应力层的材料还可以为锗硅，通过调节应力层中锗硅所占比例与沟道层中锗硅所占比例，以保证应力层对沟道区提供压应力。
[0111]需要说明的是，由于本实施例形成的晶体管为PM0S，为提高PMOS的载流子迁移率，需要保持应力层对沟道层提供压应力。可以调节锗硅中锗所占比例，使第一沟道层105'中锗占锗硅的比例小于应力层中锗占锗硅的比例，以调节应力层与沟道层之间的应力关系，使得应力层能够对沟道层提供压应力。
[0112]继续参考图8，本发明晶体管还包括:填充于所述栅极结构之间的层间介质层103' ο
[0113]如图8所示，所述层间介质层103'与所述栅极结构齐平。具体地，在本实施例中，层间介质层103'的材料为氧化硅，但是本发明对层间介质层103'的具体材料不做限制，在其他实施例中，所述层间介质层103'的材料还可以为氮化硅。
[0114]需要说明的是，在本实施例中，所述晶体管为PM0S，即一种P型晶体管，在其他实施例中，所述晶体管还可为NMOS。NMOS与PMOS的相同之处不再赘述，NMOS与PMOS的不同之处在于:
[0115]以应力层形成NMOS源区/漏区，所述应力层的形状近似为方形，所述应力层的材料为碳化硅，在NMOS源区/漏区掺杂的离子为N型的源漏离子。
[0116]在本发明的NMOS中，沟道层取代原来伪栅结构下方的衬底作为NMOS的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。
[0117]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种晶体管的形成方法，其特征在于，包括: 提供衬底； 在所述衬底上形成包括伪栅的伪栅结构； 在所述伪栅结构露出的衬底中形成源区、漏区； 在所述伪栅结构之间填充层间介质层； 去除伪栅结构中的伪栅，形成第一开口 ； 去除所述第一开口露出的部分厚度的衬底，在所述衬底中形成第二开口 ； 在所述第二开口中形成沟道层； 在所述第一开口露出的所述沟道层上依次形成栅极介质层、金属栅极。2.如权利要求1所述的形成方法，其特征在于，所述第二开口中形成沟道层的步骤包括:所述沟道层的材料包括锗。3.如权利要求1所述的形成方法，其特征在于，形成第二开口的步骤包括:所述第二开口的深度小于或等于10纳米。4.如权利要求1所述的形成方法，其特征在于，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。5.如权利要求4所述的形成方法，其特征在于，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。6.如权利要求4所述的形成方法，其特征在于，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。7.如权利要求1所述的形成方法，其特征在于，所述沟道层为单层结构。8.如权利要求7所述的形成方法，其特征在于，所述沟道层的材料为锗硅或锗。9.如权利要求5或8所述的形成方法，其特征在于，形成源区、漏区的步骤包括: 在所述伪栅结构露出的衬底中形成Σ型凹槽； 在所述Σ型凹槽中形成掺杂有源漏离子的应力层。10.如权利要求9所述的形成方法，其特征在于，所述晶体管为P型晶体管，所述衬底为硅，所述应力层的材料包括锗硅和锡。11.如权利要求1所述的形成方法，其特征在于，所述第二开口中形成沟道层的步骤包括:采用外延工艺形成所述沟道层。12.—种晶体管，其特征在于，包括: 衬底； 位于所述衬底中的沟道层； 位于所述沟道层上的栅极结构，所述栅极结构包括自下而上的栅极介质层和金属栅极； 位于所述栅极结构露出的衬底中的源区、漏区； 填充于所述栅极结构之间的层间介质层。13.如权利要求12所述的晶体管，其特征在于，所述沟道层的材料包括锗。14.如权利要求12所述的晶体管，其特征在于，所述沟道层的厚度小于或等于10纳米。15.如权利要求12所述的晶体管，其特征在于，所述沟道层为双层结构，所述沟道层包括自下而上的第一沟道层和第二沟道层。16.如权利要求15所述的晶体管，其特征在于，所述第一沟道层的材料为锗硅，所述第二沟道层的材料为硅。17.如权利要求15所述的晶体管，其特征在于，所述第二沟道层的厚度在0.5纳米到3纳米的范围内，所述第一沟道层的厚度在2.5纳米到7纳米的范围内。18.如权利要求12所述的晶体管，其特征在于，所述沟道层为单层结构。19.如权利要求18所述的晶体管，其特征在于，所述沟道层的材料为锗硅或锗。20.如权利要求12所述的晶体管，其特征在于，所述源区、漏区包括: 形成于所述伪栅结构露出的衬底中的应力层，所述应力层掺杂有源漏离子。
【专利摘要】本发明提供一种晶体管及其形成方法，在本发明晶体管的形成方法中，在去除伪栅，形成第一开口之后，继续去除第一开口露出的部分厚度的衬底，形成第二开口，在所述第二开口中形成沟道层，沟道层取代原来伪栅结构下方的衬底作为晶体管的沟道区，能够改善由于去除伪栅造成晶体管沟道区受损伤的问题。
【IPC分类】H01L21/28, H01L29/423
【公开号】CN105161406
【申请号】CN201410260890
【发明人】张海洋, 张城龙
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年12月16日
【申请日】2014年6月12日