专利名称：半导体器件局部氧化终止环的制备方法
技术领域：
本发明涉及一种半导体器件局部氧化终止环(LOCOS Termination)的制备方法， 尤其涉及一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。
背景技术：
在现代半导体器件制造工艺中，半导体器件的耐击穿(Breakdown)性能越来越被人们所期待。为了提高半导体器件的击穿电压(Breakdown Voltage，BV)，半导体器件具有终止环(Termination)结构，包围在半导体器件活跃区(active area)的周围，来避免半导体器件的边缘部分被早期击穿。现有技术的终止环通常采用局部氧化的方法形成，然而，采用现有技术的局部氧化方法制备形成的场氧化层(Field Oxide, FOX)的厚度不足，从而影响半导体高压器件的击穿性能。
发明内容
本发明的目的在于提供一种用于高压半导体器件的深层(Buried)局部氧化终止环的制备方法。一种局部硅氧化隔离结构的制备方法，包括如下步骤在硅衬底上半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮
化硅层。上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1 3到3 1。上述方法优选的一种技术方案，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例为3 1。上述方法优选的一种技术方案，所述沟槽的宽度为lum，相邻两个沟槽之间的沟槽壁的宽度为0. 5um。上述方法优选的一种技术方案，所述沟槽的宽度为lum，相邻两个沟槽之间的沟槽壁的宽度为3um。上述方法优选的一种技术方案，所述沟槽的宽度为2um，相邻两个沟槽之间的沟槽壁的宽度为2um。上述方法优选的一种技术方案，所述沟槽的宽度为3um，相邻两个沟槽之间的沟槽壁的宽度为lum。上述方法优选的一种技术方案，所述场氧化层的厚度为6. 5um。上述方法优选的一种技术方案，所述半导体器件为高压半导体器件。与现有技术相比，本发明的半导体器件局部氧化终止环的制备方法在半导体器件边缘的硅衬底上刻蚀形成多个沟槽，然后将所述沟槽内的硅进行局部氧化，形成场氧化层。 采用本发明的半导体器件局部氧化终止环的制备方法，能够很好的提高半导体器件的击穿性能。
图1是本发明的半导体器件局部氧化终止环的制备方法的流程图。图2、图3是本发明的半导体器件局部氧化终止环的制备方法的第一实施例的示意图。图4、图5是本发明的半导体器件局部氧化终止环的制备方法的第二实施例的示意图。图6、图7是本发明的半导体器件局部氧化终止环的制备方法的第三实施例的示意图。图8、图9是本发明的半导体器件局部氧化终止环的制备方法的第四实施例的示意图。图10是采用本发明的方法制备的半导体器件局部氧化终止环的测试性能曲线图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。请参阅图1，图1是本发明的半导体器件局部氧化终止环的制备方法流程图。优选的，本发明的半导体器件局部氧化终止环的制备方法为深层半导体器件局部氧化终止环的制备方法，用于高压半导体器件中。本发明的半导体器件局部氧化终止环的制备方法包括如下步骤在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层。所述垫氧化层用于保护所述衬底的表面不受后续工艺中的机械压力。干法刻蚀所述垫氧化层和所述氮化硅层，并进一步刻蚀所述硅衬底，在所述硅衬底上形成多个沟槽。优选的，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1 3 3 1。将形成多个沟槽的硅片送入热炉管内，使所述沟槽内的硅进行局部氧化，形成场
氧化层。湿法刻蚀去除所述硅衬底表面的所述垫氧化层和所述氮化硅层，形成半导体器件局部氧化终止环。形成所述局部氧化终止环后，还可以在所述终止环的表面形成场板(Field Plate)。图2、图3是本发明的半导体器件局部氧化终止环的制备方法的第一实施例的示意图。图2中仅示出了垫氧化层13。在本实施例中，在硅衬底11上刻蚀形成的沟槽17的宽度为lum，相邻两个沟槽17之间的沟槽壁19的宽度为0. 5um，如图2所示。将图2所示的硅片送入热炉管内，使所述沟槽17内的硅进行局部氧化，形成场氧化层12。采用本实施例的方法制备的场氧化层12可以达到6. 5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽17的宽度小于3um时，采用本实施例的方法形成的场氧化层12内会形成空隙(Void) 14，如图3所示，不利于提高半导体器件的击穿性能。图4、图5是本发明的半导体器件局部氧化终止环的制备方法的第二实施例的示意图。图4中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽27的宽度为 Ium,相邻两个沟槽27之间的沟槽壁四的宽度为3um，如图4所示。将图4所示的硅片送入热炉管内，使所述沟槽27内的硅进行局部氧化，形成场氧化层22。采用本实施例的方法制备的场氧化层22可以达到6. 5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽壁四的宽度大于Ium时，所述沟槽壁四对应位置处的一部分硅M不能被充分氧化，如图5所示，不利于提高半导体器件的击穿性能。图6、图7是本发明的半导体器件局部氧化终止环的制备方法的第三实施例的示意图。图6中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽37的宽度为 2um，相邻两个沟槽37之间的沟槽壁39的宽度为2um，如图6所示。将图6所示的硅片送入热炉管内，使所述沟槽37内的硅进行局部氧化，形成场氧化层32。采用本实施例的方法制备的场氧化层32可以达到6. 5um以上，因此，采用本实施例的方法制备的局部氧化终止环具有较高的击穿电压。然而，当所述沟槽壁39的宽度大于Ium时，所述沟槽壁四对应位置处的一部分硅34不能被充分氧化，如图7所示，但稍好于第二实施例，也不利于提高半导体器件的击穿性能。图8、图9是本发明的半导体器件局部氧化终止环的制备方法的第四实施例的示意图。图8中仅示出了垫氧化层。在本实施例中，在硅衬底上刻蚀形成的沟槽47的宽度为 3um，相邻两个沟槽47之间的沟槽壁49的宽度为lum，如图8所示。将图8所示的硅片送入热炉管内，使所述沟槽47内的硅进行局部氧化，形成场氧化层42。采用本实施例的方法制备的场氧化层42可以达到6. 5um以上，且所述沟槽壁四对应位置处的硅被充分氧化，如图9所示，因此，采用本实施例的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，有利于提高半导体器件的击穿性能。采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。图10为采用本发明的方法制备的半导体器件局部氧化终止环的测试性能曲线图，所述被测试的局部氧化终止环上设置有场板，所述局部氧化终止环的场氧化层的厚度为6. 5um，本发明的局部氧化终止环的击穿电压BDVSS能够达到 1133V。图 10 中，曲线 51 表示电场(Electronic Field)沿结底(junction bottom)的分布曲线，曲线52表示电子势能(Electronic Potential)沿结底的分布曲线，由图可进一步反应出，采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。
权利要求
1.一种半导体器件局部氧化终止环的制备方法，其特征在于，包括如下步骤在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮化硅层。
2.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例范围为1 3 3 1。
3.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度与相邻两个沟槽之间的沟槽壁的宽度的比例为3 1。
4.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度为lum，相邻两个沟槽之间的沟槽壁的宽度为0. 5um。
5.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度为lum，相邻两个沟槽之间的沟槽壁的宽度为3um。
6.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度为2um，相邻两个沟槽之间的沟槽壁的宽度为2um。
7.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述沟槽的宽度为3um，相邻两个沟槽之间的沟槽壁的宽度为lum。
8.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述场氧化层的厚度为6. 5um。
9.如权利要求1所述的半导体器件局部氧化终止环的制备方法，其特征在于，所述半导体器件为高压半导体器件。
全文摘要
本发明涉及一种半导体器件局部氧化终止环的制备方法，包括如下步骤在硅衬底上的半导体器件的边缘区域形成垫氧化层和氮化硅层；刻蚀所述垫氧化层、所述氮化硅层和所述硅衬底，形成多个沟槽；将所述沟槽内的硅进行局部氧化，形成场氧化层；去除所述垫氧化层和所述氮化硅层。采用本发明的方法制备的半导体器件局部氧化终止环具有较高的击穿电压，能够很好的提高半导体器件的击穿性能。
文档编号H01L21/316GK102208334SQ20111014201
公开日2011年10月5日 申请日期2011年5月27日 优先权日2011年5月27日
发明者王颢 申请人:上海宏力半导体制造有限公司