专利名称：金属导电结构及其制作方法
技术领域：
本发明涉及一种金属导电结构及其制作方法，尤其是涉及一种使用于玻璃覆晶 (chip on glass, COG)技术的金属导电结构及其制作方法。
背景技术：
玻璃覆晶(chip on glass,COG)技术是指将芯片直接与玻璃基板上的连接垫接合的技术，而由于COG技术具有低成本的优势，因此目前已广泛地应用在显示面板的芯片接合制作上。目前COG技术主要使用异方性导电胶(ACF)，将芯片粘贴于玻璃基板上，并以其中的导电粒子作为芯片上的金属凸块与玻璃基板的连接垫的电连接桥梁。请参考图1，图1为现有将具有金属凸块的芯片接合至具有连接垫的玻璃基板的示意图。如图1所示，芯片10的焊垫12上分别形成有一金属凸块14，且金属凸块14是由金所构成。并且，玻璃基板16上已形成有连接垫18，且连接垫18的位置是对应于焊垫12 的位置。在进行金属凸块14与连接垫18的接合制作工艺时，先在玻璃基板16上涂布异方性导电胶20，然后将金属凸块14是对位于相对应的连接垫18上，并将金属凸块14向下压合于连接垫18上，使异方性导电胶20中的导电粒子22可电连接金属凸块14与连接垫18。然而，在线路布局的密度不断提升的状况下，芯片上的焊垫间的距离越来越小，使金属凸块的间距也随之缩小，并且玻璃基板上相对应的连接垫的间距也会缩小。因此，存在于异方性导电胶中的导电粒子会因为金属凸块的间距缩小而彼此更靠近，使得导电粒子可作为相邻金属凸块的电连接桥梁，进而造成金属凸块短路的问题。并且，金属凸块与所欲接合的连接垫上更存在一定的对位误差，因此于芯片与玻璃基板接合后，金属凸块与相邻连接垫的距离更是小于金属凸块的间距，使得导电粒子更容易作为金属凸块与相邻连接垫的电连接桥梁，而造成短路问题。有鉴于此，防止因异方性导电胶中的导电粒子产生横向连结所造成的短路问题实为业界努力的目标。
发明内容
本发明的主要目的的一在于提供一种金属导电结构及其制作方法，以解决因异方性导电胶中的导电粒子产生横向连结所造成的短路问题。为达上述的目的，本发明提供一种金属导电结构。金属导电结构包含一载体、一导电层、一第一金属、一第二金属以及一绝缘层。导电层位于载体上，且第一金属设于导电层上，其中第一金属具有一上表面与一侧壁，且第一金属的氧化电位大于或等于铜的氧化电位。第二金属设于第一金属的上表面，且第二金属的氧化电位小于或等于银的氧化电位。绝缘层覆盖第一金属的侧壁，且绝缘层包含有第一金属的一氧化物。为达上述的目的，本发明提供一种金属导电结构的制作方法。首先，形成一第一金属于一载体上，第一金属具有一上表面与一侧壁，且上表面具有一凹槽，其中第一金属的氧化电位大于或等于铜的氧化电位。然后，形成一第二金属于第一金属的上表面，且第二金属填满凹槽，其中第二金属的氧化电位小于或等于银的氧化电位。接着，移除位于凹槽外的第二金属。随后，实施一氧化步骤，以于第一金属的侧壁形成一绝缘层。本发明是于导电层上先形成氧化电位大于或等于铜的氧化电位的第一金属，再在第一金属未被氧化之前形成氧化电位小于或等于银的氧化电位的第二金属，使第二金属可通过第一金属电连接至导电层，同时可利用第一金属具有容易氧化的特性于第一金属的裸露表面形成绝缘层，以避免于进行芯片与基板接合制作工艺时因异方性导电胶中的导电粒子产生横向连结而造成短路。
图1为现有将具有金属凸块的芯片接合至具有连接垫的玻璃基板的示意图；图2至图9为本发明制作金属凸块结构的方法示意图。主要元件符号说明10芯片 12焊垫
14金属凸块16玻璃基板
18连接垫20异方性导电胶
22导电粒子100金属凸块结构
102载体106导电层
108保护层108a第一穿孔
110缓冲金属层IlOa第一凹槽
112图案化光致抗蚀112a第二穿孔
剂层
114第一金属114a上表面
114b侧壁114c第二凹槽
116aU16b第一金属层118第二金属
120色缘层
具体实施例方式本发明主要在于进行一芯片与一基板接合制作工艺之前，先于芯片或基板上制作金属导电结构，以用于电连接芯片与基板，且本发明的金属导电结构可避免于进行芯片与基板接合制作工艺中因异方性导电胶中的导电粒子产生横向连结所造成的短路问题。请参考图2至图9，图2至图9为本发明制作金属导电结构的方法示意图，其中图 9为本发明较佳实施例的金属导电结构的剖面示意图。如图2所示，首先提供一载体102， 且至少一导电层106与一保护层108位于载体102上。其中，载体可为基板、电子元件或芯片，但不限于此。并且，保护层108覆盖于载体102与导电层106上，且保护层108具有一第一穿孔108a，暴露出部分导电层106。然后，进行一溅镀制作工艺，形成一缓冲金属层110 于载体102上，使缓冲金属层110覆盖载体102，并填入第一穿孔108a中，以与导电层106 相接触。值得一提的是，缓冲金属层110均勻形成于载体102上，因此当缓冲金属层110覆盖于具有第一穿孔108a的保护层108上时，缓冲金属层110会具有一第一凹槽110a，对应第一穿孔108a。其中，本实施例的导电层106的材料为导电金属材料，例如铝，且形成缓冲金属层110的材料可为与导电层106具有良好接合但未与导电层106产生相互作用的导电材料，例如钛钨合金(TiW)，但不限于此。此外，本发明形成缓冲金属层110的方法并不限于使用溅镀制作工艺，也可为化学电镀制作工艺或其他沉积制作工艺，但不以此为限。如图3所示，接着进行一光刻暨蚀刻制作工艺，在缓冲金属层110上形成一图案化光致抗蚀剂层112，且图案化光致抗蚀剂层112具有一第二穿孔112a，使第二穿孔11 对应于导电层106的位置，以暴露出与导电层106接触的缓冲金属层110。其中，图案化光致抗蚀剂层112由光致抗蚀剂材料所构成，例如正光致抗蚀剂材料或负光致抗蚀剂材料。此外，第二穿孔11 的大小用于定义出本实施例的金属导电结构100的宽度，并且后续所形成的金属形成于第二穿孔11 中，因此图案化光致抗蚀剂层112的厚度须大于后续所形成的金属的总厚度，且图案化光致抗蚀剂层112的厚度可根据后续所形成的金属的总厚度来做调整。如图4所示，接下来于第二穿孔11 中的缓冲金属层110上形成一第一金属114， 且第一金属114的厚度小于图案化光致抗蚀剂层112的厚度，使第一金属114仅位于第二穿孔11 中，其中第一金属114具有一上表面11 与一侧壁114b，且第一金属114均勻形成于缓冲金属层110上，使第一金属114的上表面11 随着第一凹槽IlOa的轮廓而具有一第二凹槽114c，且第二凹槽IHc位与侧壁114b相接触。并且，第一金属114的氧化电位大于或等于铜的氧化电位，使第一金属114属易氧化金属，例如铁、铜、钯、锰、镍或上述的组合。在本实施例中，第一金属114由两金属层116a、116b所构成，并且形成第一金属 114的步骤可包含有进行二电镀制作工艺，以分别依序于缓冲金属层110上形成第一金属层116a、116b。由此，第一金属114可为一双层结构，且双层结构为两种第一金属114的堆叠。然而，本发明的第一金属114不限于仅由两个第一金属层116a、116b所构成。，在本发明的其他实施例中，第一金属114可由单一金属层构成(图未示)，而仅利用单一电镀制作工艺来形成单一第一金属114。或者，也可利用进行多个电镀制作工艺，以形成由多个第一金属层所构成的第一金属114，且各第一金属层分别由不同第一金属114所构成，使第一金属114为一多层结构，且多层结构为多种第一金属114的堆叠，但本发明不以此为限。值得注意的是，本实施例于形成第一金属114之前，先于载体102上形成缓冲金属层110，以阻绝第一金属114扩散至载体102上的导电层106，并且通过第一金属114与缓冲金属层110的结合度高于与导电层106的结合度，以提升第一金属114结合于载体102 上的附着力。然而，本发明并不限于须形成缓冲金属层110。如图5所示，然后形成一第二金属118于第一金属114的上表面114a，且第二金属118填满第二凹槽lHc。其中，第二金属118未覆盖于图案化光致抗蚀剂层112上，而仅位于第二穿孔11 中，使第一金属114与第二金属118的总厚度小于图案化光致抗蚀剂层 112的厚度。此外，第二金属118的氧化电位小于或等于银的氧化电位，使第二金属118属不易氧化金属，例如金、钼、银或上述的组合。在本实施例中，第二金属118由单一第二金属层所构成，并且形成第二金属118的步骤可利用一电镀制作工艺，但不限于此。如图6所示，随后利用一蚀刻制作工艺，移除图案化光致抗蚀剂层112，并暴露出未被第一金属114与第二金属118覆盖的缓冲金属层110。如图7所示，接着，以第一金属 114与第二金属118为掩膜，移除未被第一金属114与第二金属118覆盖的缓冲金属层110。如图8所示，然后，进行一研磨制作工艺(polishing process)，以移除位于第二凹槽114c外的第二金属118，使第一金属114的裸露出的上表面1 Ha与第二金属118的上表面构成一平面，以助于接合于基板上。此时，第二金属118仅位于第二凹槽IHc中，因此第二金属118未与第一金属114的侧壁114b相接触。本发明移除位于第二凹槽IHc外的第二金属118并不限于研磨制作工艺，也可利用光刻暨蚀刻制作工艺来移除，但不以此为限。如图9所示，最后，实施一氧化步骤，，以于第一金属114的侧壁114b与未受第二金属118覆盖的上表面11 形成一绝缘层120，使绝缘层120不仅覆盖于第一金属114的侧壁114b，更延伸至位于第二凹槽IHc外的第一金属114的上表面114a，至此即已完成本实施例的金属导电结构100。在本实施例中，氧化步骤可将已形成有第一金属114与第二金属118的载体102置放于高温与高湿的环境下，例如85°C与相对湿度85%，使与环境接触的第一金属114产生氧化，而于第一金属114的裸露表面形成绝缘层120。并且，绝缘层 120由氧化第一金属114而成。然而，本发明形成绝缘层120的方法并不限于设置于高温高湿的环境，而仅需使第一金属114与氧反应产生氧化，即可形成绝缘层120。值得注意的是，本实施例的设于第一金属114上的第二金属118并不会于高温高湿的环境下与氧反应，因此仍可具有导电特性。由于第二凹槽114c未与第一金属114的侧壁114b相接触，因此第二金属118也不会与第一金属114的侧壁114b相接触。并且，绝缘层120由第一金属114与氧反应而形成，使第一金属114的裸露表面皆会有绝缘层120覆盖，且绝缘层120有效覆盖第一金属114的侧壁114b以及与侧壁114b相接触的部分上表面lHa。因此，在进行芯片与基板接合制作工艺中，当载体102上形成有多个第一金属114 时，各第一金属114可通过绝缘层120与位于其一侧的异方性导电胶的导电粒子电性绝缘， 或者各第一金属114可通过绝缘层120与相邻的导电层106电性绝缘，进而解决因异方性导电胶中的导电粒子产生横向连结所造成的短路问题。另值得注意的是，由于目前COG制作工艺技术是利用ACF的导电粒子与芯片上的金属凸块进行压着产生压痕，以本实施例中，若是第二金属材料性质较ACF的导电粒子的材料性质软，例如Au，易使ACF的导电粒子陷入Au金属凸块中，造成压痕偏淡。为解决压痕偏淡的问题，可控制第二金属的厚度小于异方性导电胶(ACF)粒子直径的80%，使ACF粒子在金属凸块上进行压着产生大于ACF粒子直径的20%的压痕，并且控制第一金属的硬度大于ACF粒子的硬度。综上所述，本发明于载体上先形成易氧化的第一金属，再于第一金属未被氧化之前形成不易氧化的第二金属，使第二金属可通过第一金属电连接至导电层，同时可利用第一金属具有容易氧化的特性于第一金属的裸露表面形成绝缘层，以避免于进行芯片与基板接合制作工艺时因异方性导电胶中的导电粒子产生横向连结而造成短路。再者，本发明的第一金属的上表面更具有未与侧壁相接触的第二凹槽，使第二金属可仅填入第二凹槽中且未与侧壁相接触，因此绝缘层更可有效电性绝缘二相邻的第二金属或电性绝缘第二金属与相邻的导电层。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种金属导电结构，包含载体；导电层，位于该载体上；第一金属，设于该导电层上，其中该第一金属具有上表面与侧壁，且该第一金属的氧化电位大于或等于铜的氧化电位；第二金属，设于该第一金属的该上表面，且该第二金属的氧化电位小于或等于银的氧化电位；以及绝缘层，覆盖该第一金属的该侧壁，且该绝缘层包含有该第一金属的一氧化物。
2.如权利要求1所述的金属导电结构，其中该第一金属的该上表面具有一凹槽，且该第二金属填满该凹槽。
3.如权利要求2所述的金属导电结构，其中该绝缘层延伸至位于该凹槽外的该第一金属的该上表面。
4.如权利要求1所述的金属导电结构，其中该第一金属包含铁、铜、钯、锰、镍或上述的组合。
5.如权利要求1所述的金属导电结构，其中该载体包含基板、电子元件或芯片。
6.如权利要求1所述的金属导电结构，其中该第一金属为多层结构。
7.如权利要求1所述的金属导电结构，其中该第二金属包含金、钼或银。
8.如权利要求1所述的金属导电结构，其中该第二金属的厚度小于一异方性导电胶 (ACF)粒子直径的80%。
9.如权利要求1所述的金属导电结构，其中该第一金属的硬度大于一异方性导电胶 (ACF)粒子的硬度。
10.如权利要求1所述的金属导电结构，另包含有一缓冲金属层，设于该导电层与该第一金属之间。
11.一种金属导电结构的制作方法，包含有形成一第一金属于一载体上，该第一金属具有上表面与侧壁，且该上表面具有一凹槽， 其中该第一金属的氧化电位大于或等于铜的氧化电位；形成一第二金属于该第一金属上，且该第二金属填满该凹槽，其中该第二金属的氧化电位小于或等于银的氧化电位；移除位于该凹槽外的该第二金属；以及实施一氧化步骤，以于该第一金属的该侧壁形成一绝缘层。
12.如权利要求11所述的制作方法，其中该绝缘层由氧化该第一金属而成。
13.如权利要求11所述的制作方法，其中移除位于该凹槽外的该第二金属的步骤是利用一研磨制作工艺。
14.如权利要求11所述的制作方法，其中形成该第一金属的步骤与形成该第二金属的步骤是分别利用一电镀制作工艺。
15.如权利要求11所述的制作方法，其中于形成该第一金属的步骤之前，该制作方法另包含有在该载体上形成一缓冲金属层；以及在该缓冲金属层上形成一图案化光致抗蚀剂层，且该图案化光致抗蚀剂层具有一接触洞，暴露出该缓冲金属层。
16.如权利要求15所述的制作方法，其中于形成该第二金属的步骤与移除位于该凹槽外的该第二金属的步骤之间，该制作方法另包含有移除该图案化光致抗蚀剂层。
17.如权利要求16所述的制作方法，其中于移除该图案化光致抗蚀剂层的步骤之后， 该制作方法另包含有移除未被该第一金属覆盖的该缓冲金属层。
全文摘要
本发明公开一种金属导电结构及其制作方法。该金属导电结构包含一载体、一第一金属、一第二金属以及一绝缘层。第一金属与第二金属依序设于载体上。第一金属的氧化电位大于或等于铜的氧化电位，且第二金属的氧化电位小于或等于银的氧化电位。并且，绝缘层覆盖第一金属的侧壁，且绝缘层包含有第一金属的一氧化物。
文档编号H01L23/00GK102214616SQ20111014190
公开日2011年10月12日 申请日期2011年5月30日 优先权日2010年12月31日
发明者李俊右, 王志豪, 黄柏辅 申请人:友达光电股份有限公司