专利名称：集成二极管的槽形栅多晶硅结构的联栅晶体管的制作方法
技术领域：
本发明涉及一种联栅晶体管，属于硅半导体器件技术领域。
背景技术：
1979年Hisao Kondo提出了联棚晶体管GAT (Gate Associated Transistor),随后进行了详细的分析(IEEE Trans. Electron Device, vol. ED-27, PP. 373-379. 1980)。1994年，陈福元、金文新、吴忠龙对联栅晶体管GAT作了进一步的分析(《电力电子技术》1994年第4期1994. 11. pp52-55)，指出了联栅晶体管器件呈现出高耐压、快速开关和低饱和压降等优良特性。早期的联栅晶体管GAT都是采用平面结构。2000年，中国发明专利ZL00100761.0提出了一种槽形栅多晶硅结构的联栅晶体管，其结构的原理如图I所示在下层为第一导电类型低电阻率层42、上层为第一导电类型高电阻率层41的硅衬底片4的上表面，有多条第一导电类型的高掺杂浓度的发射区3，发射区3通过掺杂多晶硅层9与发射极金属层I连接，每条发射区3的周围有第二导电类型的基区2，基区2的侧面连着第二导电类型掺杂浓度比基区2高、深度比基区2深度深的栅区6，栅区6与栅极金属层相连，硅衬底片4的上层41在基区2以下和栅区6以下的部分为集电区，硅衬底片4的下层42是集电极，集电极42的下表面与集电极金属层8相连，其中栅区6是槽形的，该槽5的底部是第二导电类型高掺杂区；发射区3的上面连接着第一导电类型的掺杂多晶娃层9,该掺杂多晶娃层9与发射极金属层I连接；每条槽5的底面和侧面覆盖着绝缘层7，侧面的绝缘层7延伸到硅衬底片4的上表面。这种槽形栅多晶硅结构的联栅晶体管可以比平面结构的联栅晶体管获得更大的电流密度、更均匀的电流分布、更快的开关速度、更高的可靠性。槽形栅多晶硅结构的联栅晶体管用于100KHZ以下的高速开关电路中，当联栅晶体管由开转关时，要求把存贮在基区和集电区的电荷迅速放掉。已有技术的办法是通过联栅晶体管的BE两端和CE两端分别外接反向并联二极管来实现。这样做，不但增加了成本，挤占了空间，而且，外接二极管与联栅晶体管还不易匹配。图2是已有技术在发射极压焊窗口附近的结构示意图。数字10代表钝化层。在图I和图2中，第一导电类型即N型，第二导电类型即P型。
发明内容
鉴于上述，本发明的目的是在于针对现有技术的不足，提供一种带有集成二极管的槽形栅多晶硅结构的联栅晶体管，它可以降低整个开关电路的成本，缩小开关电路的体积，使开关电路更为紧凑和灵活。
为完成本发明的目的，本发明采取的技术方案是一种集成二极管的槽形栅多晶硅结构的联栅晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多条N型的高掺杂浓度的发射区，发射区的上面连接着N型的发射极掺杂多晶硅层，该发射极掺杂多晶硅层与发射极金属层连接，每条发射区的周围有P型的基区，基区的侧面连着掺杂浓度比基区高、深度比基区深度深的P型的槽形栅区，每条槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，发射极金属层与发射极金属压焊块相连，发射极金属层与栅极金属层被钝化层覆盖，其特征在于在发射极压焊块区域集成有发射极一基极二极管和发射极一集电极二极管；集成发射极一基极二极管的P型区域和集成发射极一集电极二极管的P型区域为同一个P型区域；集成二极管的P型区域与发射极金属层相连；集成二极管的P型区域包围有高掺杂浓度的集成二极管的N型区域，集成二极管的N型区域与栅极掺杂多晶硅层相连，该栅极掺杂多晶硅层与栅极金属层相连。
进一步地所述的集成二极管的N型区域与栅极金属层之间的栅极掺杂多晶硅层的厚度为零，集成二极管的N型区域与栅极金属层直接相连。所述集成二极管的P型区域的杂质浓度与基区的杂质浓度相同。所述集成二极管的P型区域分成两个区域，一个是平面区域，该平面区域的杂质浓度与基区的杂质浓度相同，该平面区域包围着集成二极管的N型区域；另一个是槽形区域，该槽形区域的杂质浓度与槽形栅区的杂质浓度相同。所述硅衬底片的N型的上层分为两层，靠上一层的电阻率高于靠下一层。本发明同时集成了两个二极管，一个是发射极与基极之间的BE反并二极管，另一个是发射极与集电极之间的CE反并二极管。与现有技术相比，本发明的有益效果是节约成本，节省空间，灵活适用。
图I是已有技术的结构示意图；图2是已有技术在发射极压焊窗口附近的结构示意图；图3是本发明的一个实施例在发射极压焊窗口附近的结构示意图；图4是本发明的另一个实施例在发射极压焊窗口附近的结构示意图；图5是本发明的再一个实施例在发射极压焊窗口附近的结构示意图；图6是本发明采用硅衬底片的上层为两层的另一个实施例在发射极压焊窗口附近的结构示意图。图中1.发射极金属层；2.P型基区；3.N型发射区；4. N型硅衬底片；41.N型硅衬底片上层；42. N型娃衬底片下层；411. N型娃衬底片上层的靠下一层；412. N型娃衬底片上层的靠上一层；5.娃槽；6. P型槽形栅区；7.绝缘层；8.集电极金属层；9.发射极掺杂(掺磷)多晶硅层；10.钝化层；11.集成二极管的N型区域；12.集成二极管的P型区域；13.集成二极管的P型槽形区域；14.栅极金属层；15.栅极掺杂(掺磷)多晶硅层。
具体实施例方式本发明为集成二极管的槽形栅多晶硅结构的联栅晶体管。首先对本发明中涉及的有关术语解释如下“发射极金属压焊块”是指把钝化层刻蚀干净暴露出发射极金属的压焊窗口。“发射极压焊块区域”指“发射极金属压焊块”与“集成二极管”总共占有的纵向从表面钝化层到底面集电极金属层之间的区域。联栅晶体管的栅极就是基极，通常用“基极”称呼。联栅晶体管的三个极与双极管的三个极的名称相同，为发射极、基极、集电极，英文字母为E、B、C。下面结合附图对本发明的结构作详细说明。在图3所示的槽形栅多晶硅结构的联栅晶体管的实施例中，硅衬底片4的下层42为集电极，其为厚度420 iim电阻率0.01 Q cm的N型硅，上层41为厚度60 电阻率 35 Q cm的N型娃。集电极42的下表面与集电极金属层8相连。在娃衬底片4的上表面开有多条平行的长条形槽5，两个相邻槽5之间的间距为14y m，槽5深3 y m，槽的宽度为3pm。槽底通过注入硼离子并加以推进而形成P型高浓度槽形栅区6，硼的表面浓度为IE19-2E20/cm3,结深6 y m。硅衬底上层41的上表面通过选择性掩蔽和硼离子注入和扩散，形成P型基区2，同时也形成集成二极管的P型区域12，P型基区2和P型区域12中硼的表面浓度为lE17-3E18/cm3，结深3. 5 y m。硅衬底上层41的上表面覆盖着厚度为0. 6-0. 8um的掺磷多晶硅层，经过选择性掩蔽和刻蚀，掺磷多晶硅层被分割成发射极掺磷多晶硅层9和栅极掺磷多晶硅层15，发射极掺磷多晶硅层9与槽5的底部和侧面之间隔着一层二氧化硅绝缘层7，绝缘层7延伸到硅衬底片4的上表面，绝缘层7的厚度为0. 3-1 u m,在两个相邻槽5之间的硅衬底上层41的上表面有高磷浓度N型发射区3，发射区3中磷的表面浓度高达2-9E20/cm3，N型发射区3的深度为I. 5 y m。N型发射区3是通过对绝缘层7开孔，使发射极掺磷多晶硅层9与硅衬底上层41的上表面相连，并通过发射极掺磷多晶硅层9把磷扩散进入硅衬底上层41的上表面而形成的。同样的，集成二极管的N型区域11也是通过对绝缘层7开孔，使栅极掺磷多晶硅层15与硅衬底上层41的上表面相连，并通过栅极掺磷多晶硅层15把磷扩散进入硅衬底上层41的上表面而形成的。集成二极管的N型区域11周围有集成二极管的P型区域12。集成二极管的P型区域12以及与P型区域12相连的发射极金属层I和集成二极管的N型区域11以及与N型区域11相连的栅极金属层14形成集成发射极一基极二极管(即BE反并二极管)，集成二极管的P型区域12以及与P型区域12相连的发射极金属层I和N型硅衬底片4以及集电极金属层8形成集成发射极一集电极二极管(即CE反并二极管)。发射极金属层I与栅极金属层14是厚度为4 u m的铝层，发射极金属层与栅极金属层被钝化层10覆盖，钝化层10为I y m厚的PE氮化硅层。集电极金属层8是厚度为I y m的钛镍银三层金属。将管芯面积同为0. 9*0. 9平方毫米的本实施例的集成二极管的槽形栅多晶硅结构的联栅晶体管与已有技术的槽形栅多晶硅结构的联栅晶体管应用于3U-23W的节能灯电子镇流器中，二者相比，本发明节省了两只二极管，因此，管子的总成本节约1/2，其占用空间节约2/3，使用更为灵活方便。图4是本发明的另一个实施例。与图3的区别在于其集成二极管的P型区域分成两个区域，一个是平面区域12，其杂质浓度与基区的杂质浓度相同，该平面区域12包围着集成二极管的N型区域11，另一个是P型槽形区域13，其杂质浓度与槽形栅区的杂质浓度相同。P型槽形区域13是与P型槽形栅区6同时形成的。本实施例的好处是减小了发射极金属层到集成二极管的PN结之间的串联电阻，加快了联栅晶体管的反向放电过程。图5是本发明的再一个实施例。与图4的区别在于发射极金属层I直接与集成二极管的N型区域11连接，即发射极金属层I与集成二极管的N型区域11之间的栅极掺磷多晶硅层15的厚度为零。这种连接的方式能够提高BE之间的存储电荷的反向抽取速度。但工艺比较复杂，不易控制。图6是本发明的另一个较好的实施例。它与图3的不同之处在于硅衬底片的上层N型高阻层41分为两层，靠上面一层412的电阻率高些，为60 Q cm,厚度为20 y m，靠下面一层411的电阻率低些，为20 Q cm，厚度为40iim。这种双层结构的高阻层，能够有效地抑制集电极与基极之间的PN结势垒在大电流的转移收缩效应，提高器件的抗雪崩击穿能力，从而提高了器件长期工作的可靠性。需要申明的是，上述实施例仅用于对本发明进行说明而非对本发明进行限制，因此，对于本领域的技术人员来说，在不背离本发明精神和范围的情况下对它进行各种显而 易见的改变，都应在本发明的保护范围之内。
权利要求
1.一种集成二极管的槽形栅多晶硅结构的联栅晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多条N型的高掺杂浓度的发射区，发射区的上面连接着N型的发射极掺杂多晶硅层，该发射极掺杂多晶硅层与发射极金属层连接，每条发射区的周围有P型的基区，基区的侧面连着掺杂浓度比基区高、深度比基区深度深的P型的槽形栅区，每条槽的底面和侧面覆盖着绝缘层，侧面绝缘层延伸到硅衬底片的上表面，栅区与栅极金属层相连，硅衬底片的上层位于基区以下和栅区以下的部分为集电区，硅衬底片的下层是集电极，集电极的下表面与集电极金属层相连，发射极金属层与发射极金属压焊块相连，发射极金属层与栅极金属层被钝化层覆盖，其特征在于 在发射极压焊块区域集成有发射极一基极二极管和发射极一集电极二极管； 集成发射极一基极二极管的P型区域和集成发射极一集电极二极管的P型区域为同一个P型区域； 集成二极管的P型区域与发射极金属层相连； 集成二极管的P型区域包围有高掺杂浓度的集成二极管的N型区域，集成二极管的N型区域经栅极掺杂多晶硅层与栅极金属层相连。
2.如权利要求I所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述的集成二极管的N型区域与栅极金属层之间的栅极掺杂多晶硅层的厚度为零，集成二极管的N型区域与栅极金属层直接相连。
3.如权利要求I或2所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述集成二极管的P型区域的杂质浓度与基区的杂质浓度相同。
4.如权利要求I或2所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述集成二极管的P型区域分成两个区域，一个是平面区域，该平面区域的杂质浓度与基区的杂质浓度相同，该平面区域包围着集成二极管的N型区域；另一个是槽形区域，该槽形区域的杂质浓度与槽形栅区的杂质浓度相同。
5.如权利要求I或2所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述娃衬底片的N型的上层分为两层,靠上一层的电阻率高于靠下一层。
6.如权利要求3所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述娃衬底片的N型的上层分为两层,靠上一层的电阻率高于靠下一层。
7.如权利要求4所述的集成二极管的槽形栅多晶硅结构的联栅晶体管，其特征在于 所述娃衬底片的N型的上层分为两层,靠上一层的电阻率高于靠下一层。
全文摘要
本发明涉及集成二极管的槽形栅多晶硅结构的联栅晶体管，在常规的槽形栅多晶硅结构的联栅晶体管的发射极压焊块区域内部集成了发射极—基极之间和发射极—集电极之间的两个反并二极管。具有节约成本、节省空间、灵活方便的显著效果。
文档编号H01L27/102GK102751284SQ20111021424
公开日2012年10月24日 申请日期2011年7月28日 优先权日2011年7月28日
发明者李思敏 申请人:李思敏