专利名称：图像传感器中的光侦测器隔离的制作方法
技术领域：
本发明涉及供用于数字相机及其它类型的图像捕捉装置中的图像传感器，具体涉及互补金属氧化物半导体(CM0Q图像传感器。更具体地，本发明涉及CMOS图像传感器中的光电二极管隔离及用于产生此隔离的方法。
背景技术：
图像传感器使用通常配置成阵列的数千个至数百万个像素来捕捉图像。图1描绘根据现有技术的CMOS图像传感器中通常所使用的像素的俯视图。像素100包括响应于入射光而收集电荷的光侦测器(PD) 102。在读出光侦测器102的电荷的前，经由接点104将一适当信号施加至重设晶体管的栅极(RG)以将电荷转电压转换区(FD) 106重设至一已知电位VDD。当经由使用接点108将一适当信号施加至转移栅极(TG)而启用转移晶体管时，电荷接着自光侦测器102转移至电荷转电压转换区106。电荷转电压转换区106用以将所收集的电荷转换成电压。放大器晶体管(SF)的栅极110经由信号线111连接至电荷转电压转换区106。为了将来自电荷转电压转换区106的电压转移至一输出端V0UT，经由接点112将一适当信号施加至行选择晶体管(旧)的栅极。该行选择晶体管的激活启用放大器晶体管(SF)，SF继而将来自电荷转电压转换器(FD)的电压转移至V0UT。浅渠沟隔离区(STI)包围光侦测器 (PD)及像素100以电隔离图像传感器中的像素与邻近像素。η型隔离层114包围这些STI 区，如将结合图2及图3更详细描述的。图2说明沿着图1中的线A-A的横截面示意图，其描绘现有技术的像素结构。像素100包括转移栅极(TG)、电荷转电压转换区106及光侦测器102。光侦测器102实施为由形成于η型层204内的η+钉扎层200及ρ型储存区202组成的钉扎光电二极管。η型层 204安置于基板层206上方。浅渠沟隔离区(STI) 208横向地邻近于光侦测器102的相对侧而形成且包围该光侦测器。STI 208亦横向地邻近于电荷转电压转换区106而形成，其中转移栅极(TG)定位于光侦测器102与电荷转电压转换区106之间。STI区208包括形成于η型层204中的用介电材料210填充的渠沟。η型隔离层114包围每一渠沟的侧壁及底部。通常藉由在用介电材料210填充渠沟的前将η型掺杂剂植入至渠沟的侧壁及底部中而形成隔离层114。图3描绘沿着图1中的线B-B的横截面示意图，其描绘现有技术的像素结构。STI 208横向地邻近于光侦测器102而形成且包围光侦测器102。STI 208亦横向地邻近于电荷转电压转换区106而形成。η型隔离层114包围渠沟的侧壁及底部。隔离层114的浅η+植入可使电荷转电压转换区106的周边电容增加，且可由于藉由η型隔离层及ρ型电荷转电压转换区106形成的ρ+/η+ 二极管结而导致较高暗电流或点缺陷。另外，横向地邻近于像素100中的一或多个晶体管(诸如，放大器晶体管(SF))的η 型隔离层114可减小晶体管的有效宽度。此可导致窄沟道效应，且需要反过来减小像素的填充因子的较宽晶体管的设计。
发明内容
图像传感器包括形成成像区域的像素阵列。至少一个像素包括安置于硅半导体层中的光侦测器及电荷转电压转换区。光侦测器包括具有第一导电类型的储存区，该储存区安置于具有第二导电类型的该硅半导体层中。电荷转电压转换区具有该第一导电类型，且可藉由定位于该储存区与该电荷转电压转换区之间的转移栅极电连接至该储存区。浅渠沟隔离区横向地邻近于该光侦测器、该电荷转电压转换区及每一像素中的其它特征及组件而形成或包围该光侦测器、该电荷转电压转换区及每一像素中的其它特征及组件。这些浅渠沟隔离区各自包括安置于该硅半导体层中的用介电材料填充的渠沟。浅渠沟隔离区横向地邻近于每一光侦测器且包围每一光侦测器。具有第二导电性的隔离层仅沿着渠沟的紧邻于光侦测器的底部部分且仅沿着渠沟的紧邻于光侦测器的侧壁而安置。该隔离层不沿着该渠沟的其余底部部分及相对侧壁安置。另一浅渠沟隔离区横向地邻近于每一像素中的其它电组件或包围每一像素中的其它电组件。这些其它电组件可包括电荷转电压转换区及一或多个晶体管的源极/漏极植入区。隔离层不沿着邻近于像素中的这些其它电组件的渠沟的底部及侧壁安置。
图1描绘根据现有技术的CMOS图像传感器中通常所使用的像素的俯视图；图2说明沿着图1中的线A-A的横截面图，其描绘现有技术的像素结构；图3描绘沿着图1中的线B-B的横截面图，其描绘现有技术的像素结构；图4为根据本发明的实施例中的图像捕捉装置的简化方块图；图5为适合用作图4中所展示的根据本发明的实施例中的图像传感器406的图像传感器的简化方块图；图6说明各自适合用作图5中所展示的根据本发明的实施例中的像素502的两个示例性像素的俯视图；图7描绘沿着图6中的线C-C的横截面图；图8描绘沿着图6中的线D-D的横截面图；图9为用于制造根据本发明的实施例中的图像传感器中的成像区域的一部分的方法的流程图；图IOA至图IOD描绘用于产生图7中所展示的根据本发明的实施例中的STI区及隔离层714的方法；图IlA至图IlB说明用于产生图8中所展示的根据本发明的实施例中的STI区及隔离层714的方法；及图12为根据本发明的实施例中的替代像素结构的横截面图。
具体实施例方式贯穿说明书及权利要求，除非上下文清楚指示其它意义，否则以下术语采用本文中明确相关联的意义。「一」及「该」的意义包括对复数的引用，「在...中」的意义包括 「在...中」及「在...上」。术语「连接」表示所连接的项目的间的直接电连接，或经由一或多个无源或有源中间装置的间接连接。术语「电路」表示单一组件或连接在一起以提供所要功能的许多组件(有源或无源)。术语「信号」表示至少一电流、电压、电荷或数据信号。另外，诸如「在...上」、「在...上方」、「顶部」、「底部」的方向术语是参考所描述的图的定向来使用的。因为本发明的实施例的组件可定位于许多不同定向上，所以方向术语仅用于说明目的而非限制目的。当结合图像传感器晶片的层或对应图像传感器使用时， 方向术语意欲广义地解释，且因此不应被解译为排除一或多个介入层或其它介入图像传感器特征或组件的存在。因此，本文中描述为形成于另一层上或形成于另一层上方的给定层可藉由一或多个额外层而与后一层分离。最后，术语「基板层」应理解为基于半导体的材料，其包括(但不限于)硅、绝缘体上硅(SOI)技术、蓝宝石上硅(S0Q技术、掺杂及未掺杂的半导体、外延层或形成于半导体基板上的井区或其它半导体结构。参看图示，相同数字在视图中始终指示相同部件。图4为根据本发明的实施例中的图像捕捉装置的简化方块图。图像捕捉装置400 实施为图4中的数字相机。熟习此项技术者将认识到，数字相机仅为可利用并有本发明的图像传感器的图像捕捉装置的一实例。其它类型的图像捕捉装置(诸如，蜂窝电话相机及数字视讯摄录像机)可供本发明使用。在数字相机400中，来自主题场景的光402输入至成像级404。成像级404可包括常规组件，诸如透镜、中性密度滤光器、光圈及快门。光402由成像级404聚焦以在图像传感器406上形成图像。图像传感器406藉由将入射光转换成电信号来捕捉一或多个图像。 数字相机400进一步包括处理器408、存储器410、显示器412及一或多个额外输入/输出 (I/O)组件414。虽然在图4的实施例中展示为单独组件，但成像级404可与图像传感器 406整合，且可能与数字相机400的一或多个额外组件整合以形成一紧凑型相机模块。处理器408可实施(例如)为微处理器、中央处理单元(CPU)、专用集成电路 (ASIC)、数字信号处理器(DSP)或其它处理装置，或多个此等装置的组合。成像级404及图像传感器406的各种组件可由自处理器408供应的时序信号或其它信号控制。存储器410可以任何组合配置为任何类型的存储器，诸如随机存取存储器(RAM)、 只读存储器(ROM)、闪存、基于磁盘的存储器、可抽换式存储器或其它类型的储存组件。藉由图像传感器406捕捉的给定图像可藉由处理器408储存于存储器410中，且在显示器412 上呈现。显示器412通常为有源矩阵彩色液晶显示器(IXD)，但可使用其它类型的显示器。 额外I/O组件414可包括(例如)各种屏幕上控件、按钮或其它用户接口、网络接口或记忆卡接口。将了解，图4中所展示的数字相机可包含熟习此项技术者已知的类型的额外或替代组件。本文中未特定展示或描述的组件可选自此项技术中熟知的组件。如先前所指示， 本发明可在多种图像捕捉装置中实施。再者，本文中所描述的实施例的某些方面可至少部分地以由图像捕捉装置的一或多个处理组件执行的软件的形式实施。如熟习此项技术者将了解，给定本文中所提供的教示，此软件可以直接方式实施。现参看图5，其展示适合用作图4中所展示的根据本发明的实施例中的图像传感器406的图像传感器的简化方块图。图像传感器500通常包括形成成像区域504的像素 502的阵列。图像传感器500进一步包括列解码器506、行解码器508、数字逻辑510及模拟或数字输出电路512。在根据本发明的实施例中，图像传感器500被实施为背照式或前照式互补金属氧化物半导体(CM0Q图像传感器。因此，列解码器506、行解码器508、数字逻辑 510及模拟或数字输出电路512被实施为电连接至成像区域504的标准CMOS电子电路。与成像区域504的取样和读出及对应图像数据的处理相关联的功能性可至少部分地以储存于存储器410中且藉由处理器408(参见图4)执行的软件的形式实施。取样和读取电路的部分可配置在图像传感器406外部，或与成像区域504整合地形成，例如，与光侦测器及成像区域的其它组件整合地形成于共同集成电路上。熟习此项技术者将认识到， 在根据本发明的其它实施例中可实施其它外围电路配置或架构。图6说明适合用作图5中所展示的根据本发明的实施例中的像素502的两个示例性邻近像素的俯视图。像素600各自包括如图1中所展示的光侦测器(PD) 102、具有转移栅极(TG)及接点108的转移晶体管、电荷转电压转换区(FD) 106、具有重设栅极(RG) 104的重设晶体管、具有栅极110的放大器晶体管(SF)、具有栅极及接点112的行选择晶体管、VDD 及V0UT。为简单起见，在图6中省略将电荷转电压转换区106连接至放大器晶体管(SF)的栅极110的信号线111。在根据本发明的实施例中，放大器晶体管(SF)被实施为源极跟随器晶体管，且电荷转电压转换区被实施为浮动扩散区。转移晶体管、电荷转电压转换区106、重设晶体管、行选择晶体管、放大器晶体管、 VDD及VOUT为可包括于像素600中的电组件的实例。根据本发明的其它实施例可省略这些所说明的电组件中的一或多者。或者，像素可包括更少、额外或不同类型的电组件。电荷收集及自像素600的读出与参看图1所描述的电荷收集及读出相同。浅渠沟隔离区(STI)如在现有技术中那样包围光侦测器102及其它电组件，但η型隔离层602仅包围STI区中紧邻光侦测器102的部分，如将结合图7及图8加以更详细描述的。图7描绘沿着图6中的线C-C的横截面图。在根据本发明的实施例中，像素600 包括一起形成光侦测器102的储存区700及钉扎层702。在所说明的实施例中，储存区700 用具有P导电类型的一或多种掺杂剂掺杂，而钉扎层702用具有η导电类型的一或多种掺杂剂掺杂。像素600进一步包括电荷转电压转换区106。转移栅极(TG) 704安置于光侦测器 102与电荷转电压转换区106之间。当将一适当信号施加至接点108时，在储存区700中收集的电荷转移至电荷转电压转换区106。光侦测器102及电荷转电压转换区106安置于硅半导体层706中。硅半导体层 706具有η导电类型，且可实施为横越成像区域(例如，成像区域504)的层或实施为井。电压供应VDD连接至硅半导体层706。硅半导体层706安置于基板层708上方。在图7实施例中，基板层708实施为安置于基板712上方的外延层710。在根据本发明的实施例中，外延层710及基板712均具有P导电类型。在根据本发明的另一实施例中，基板712可实施为具有η导电类型的块状基板。浅渠沟隔离区(STI)714安置于硅半导体层706中。每一 STI区包括用介电材料 720填充的渠沟716、718。具有η导电类型的隔离层602仅部分地包围紧邻于光侦测器102 且包围光侦测器102的STI区714。隔离层602沿着底部渠沟716的一部分且沿着渠沟716 的仅一侧安置。特别是，隔离层602沿着渠沟716的紧邻于储存区700及钉扎层702的底部的部分及侧面安置。仅沿着渠沟716的底部的仅一部分且沿着渠沟716的紧邻于光侦测器102的侧壁形成隔离层602抑制邻近于光侦测器的STI侧壁或接口的暗电流。另外，隔离层602不沿着渠沟716的其余底部部分及另一侧壁、且不沿着紧邻于电荷转电压转换区106的STI区的渠沟718的侧壁及底部安置。因为在这些区域没有隔离层602，所以电荷转电压转换区 106的电容及像素600中的其它晶体管(例如，重设晶体管、源极跟随器晶体管、行选择晶体管)的特性不受隔离层602的不利影响。自渠沟718的侧壁及底部移除η+隔离层602的另一优点为场效晶体管(FET)有效宽度的增加。FET宽度可实体上拉至较小，其允许光侦测器102的宽度拉至较大，藉此增加像素填充因子。现参看图8，其展示沿着图6中的线D-D的横截面图。浅渠沟隔离区714安置于硅半导体层706中。紧邻于光侦测器102且包围光侦测器102的STI区714包括具有η导电类型的隔离层602。隔离层602仅部分地包围紧邻于光侦测器102的STI区714。隔离层 602沿着渠沟716的紧邻于储存区700及钉扎层702的底部的部分及侧面安置。隔离层602不沿着渠沟716的不紧邻于光侦测器102的底部的部分及另一侧壁安置。隔离层602亦不沿着渠沟718的侧壁及底部安置。图9为用于制造根据本发明的实施例中的图像传感器中的成像区域的一部分的方法的流程图。最初，在基板层708中形成硅半导体层706(块900)。当基板层包括安置于基板上方的外延层时，在外延层(例如，外延层710)中形成硅半导体层706。接下来，如块902中所展示，在硅半导体层706中形成STI区714及隔离层602。 用于产生STI区714及隔离层602的过程将结合图10及图11加以更详细描述。如块904中所展示，接着形成像素中的晶体管的栅极。在根据本发明的实施例中， 这些栅极可包括转移栅极(TG)、重设栅极(RG)、放大器晶体管的栅极及行选择晶体管的栅极。接下来，如块906中所展示，形成植入区。在根据本发明的实施例中，该植入区包括储存区700、电荷转电压转换区106、其它源极/漏极区及钉扎层702。熟习此项技术者将认识到，像素或成像区域的其它特征及组件在图9中所说明的过程之前、与该过程同时或在该过程之后产生。此外，成像区域(例如，图5中的区域504) 外的特征及组件可在图9中所说明的过程之前、与该过程同时或在该过程之后制造。图IOA至图IOD描绘用于产生图7中所展示的根据本发明的实施例中的STI区及隔离层714的方法。图IOA至图IOD中所展示的过程不欲说明图像传.感器或像素的制造技术的全部。熟习此项技术者将认识到，可在图IOA至图IOD中所展示的技术的间实施其它过程。图IOA说明在η型硅半导体层706形成于ρ型外延层710中之后且在渠沟716、 718形成于层706中之后的像素。藉由将具有η导电类型的掺杂剂植入至外延层710中来产生η型硅半导体层706。藉由使用本领域中已知的技术蚀刻η型层706来形成渠沟716、 718。方框1000表示硅半导体层706中的随后将形成光侦测器的区域。方框1002表示硅半导体层706中的随后将形成电荷转电压转换区的区域。如图9中所展示，通常在已形成STI区与栅极之后形成光侦测器及其它植入区(诸如，电荷转电压转换区及源极/漏极植入区)。接着在像素600上方形成掩模层1004，且将其图案化以产生开口 1006(图10B)。 开口 1006暴露渠沟716及η型硅半导体层706的一部分。开口 1102中所暴露的渠沟716 的底部的部分及渠沟716的侧壁为渠沟716的紧邻于待形成的PD(由方框1000表示)的部分。如箭头所表示，将η型掺杂剂植入至开口 1006中。该η型掺杂剂通常具有高掺杂剂浓度。植入的掺杂剂沿着渠沟716的底部的一部分及渠沟716的紧邻于方框1000的侧壁形成η型隔离层602。接着移除掩模层1004，且在η型硅半导体层706的表面上方形成介电材料1008以填充渠沟716、718。自η型层706的表面移除介电材料1008，直至介电材料1008仅填充渠沟716、718。图IOC中说明此等过程。接着在像素600上方形成掩模层1010，且将其图案化以产生开口 1012(图10D)。 如箭头所表示，将η型掺杂剂植入至开口 1012中。该η型掺杂剂通常具有比图IOB中所植入的掺杂剂低的掺杂剂浓度。植入的掺杂剂使侧壁表面与η型硅半导体层706及η型隔离层602之间的界面钝化。图IOD中所描绘的过程为选用的，且在根据本发明的其它实施例中并不执行。现参看图1IA至图1IB，其展示用于产生图8中所展示的根据本发明的实施例中的STI区714及隔离层602的方法。图IlA描绘在η型硅半导体层706形成于ρ型外延层 710中之后且在渠沟716、718形成于层706中之后的像素。接着在像素600上方形成掩模层1100，且将其图案化以产生开口 1102(图11B)。开口 1102暴露渠沟716及η型硅半导体层706的一部分。开口 1102中所暴露的渠沟716的底部的部分及渠沟716的侧壁为渠沟716的紧邻于待形成的PD (由方框1000表示)的部分。并不针对渠沟718形成开口，且渠沟718保持由掩模层1100覆盖。如箭头所表示，接着经由开口 1102将η型掺杂剂植入至硅半导体层706中。该η 型掺杂剂通常具有高掺杂剂浓度。植入的掺杂剂仅沿着渠沟716的底部的部分及渠沟716 的一个侧壁形成η型隔离层602。在硅半导体层706中形成紧邻于将形成光侦测器的区域的隔离层602。掺杂剂未被植入至渠沟716的其它部分中及渠沟718的侧壁及底部中，因为渠沟 716的其它部分及渠沟718由掩模层1100覆盖。因此，η型隔离层不沿着渠沟716的底部的其它部分、不沿着渠沟716的不紧邻于将形成光侦测器的区域的侧壁形成，且不沿着渠沟718的侧壁及底部形成。如先前所描述，形成隔离层602的掺杂剂通常系在将介电层安置于渠沟中之前植入至渠沟中。一般而言，隔离层植入仅在图像传感器的成像区域(例如，图5中的成像区域504)中执行。成像区域中的植入为无图案化或无屏蔽的植入，其意谓成像区域中的所有 STI区接收隔离层植入。经图案化的掩模层用以在隔离层植入期间仅覆盖成像区域外的区域。因此，本发明并未因在成像区域中使用掩模层(图IOB中的层1004 ；图11中的层1100) 而使制造成本增加，这是因为该掩模层可为与用以覆盖成像区域外的区域的掩模层相同的掩模层。图12为根据本发明的实施例中的替代像素结构的横截面图。除了使用井1200替代STI区之外，图12中所展示的像素结构与图8中所描绘的像素结构相同。在所说明的实施例中，井1200用具有η导电类型的一或多种掺杂剂掺杂。井1200横向地邻近于电荷转电压转换区106(在与STI区714相对的侧上)安置于硅半导体层706中。井1200用以隔离电荷转电压转换区106与邻近像素中的其它电荷转电压转换区及组件。与图8实施例一样，η+隔离层602不存在于井1200及紧邻于电荷转电压转换区106的渠沟716的部分周围。本发明已特定地参考其特定较佳实施例加以详细描述，但将理解，在本发明的精神及范畴内，可实现各种改变及修改。举例而言，像素600的特征已参考特定导电类型加以描述。在根据本发明的其它实施例中，可使用相反导电类型。另外，在根据本发明的其它实施例中，可省略或共享像素600中所说明的特征中的一些。举例而言，钉扎层702不必包括于像素中。在根据本发明的其它实施例中，放大器晶体管(SF)或电荷转电压转换区106可由两个或两个以上像素共享。而且，尽管本文中已描述了本发明的特定实施例，但应注意，本申请不限于此等实施例。特别是，关于一实施例所描述的任何特征亦可在其它实施例中使用(若兼容)。而且，不同实施例的特征可交换(若兼容)。部件列表100 像素102光侦测器104 接点106电荷转电压转换区108 接点110源极跟随器晶体管的栅极111信号线112 接点114隔离层200钉扎层202储存区204 层206基板层208浅渠沟隔离210介电材料400图像捕捉装置/数字相机402 光404成像级406图像传感器408处理器410存储器412显示器414其它输入/输出(I/O)500图像传感器
502 像素504成像区域506列解码器508行解码器510数字逻辑512模拟或数字输出电路600 像素602隔离层700储存区702钉扎层704转移栅极706硅半导体层708基板层710外延层712 基板714浅渠沟隔离716 渠沟718 渠沟720介电材料1000将形成光侦测器的区域1002将形成电荷转电压转换区的区域1004 掩模层1006 开口1008介电材料1010 掩模层1012 开口1100 掩模层1102 开口1200 井RG重设栅极RS行选择晶体管SF放大器晶体管STI浅渠沟隔离TG转移栅极VDD电压供应VOUT 输出端
权利要求
1.一种包含具有多个像素的成像区域的图像传感器，其中至少一个像素包含 光侦测器，其包括安置于具有第二导电类型的层中的具有第一导电类型的储存区； 第一浅渠沟隔离区，其安置于实施具有第二导电类型的层中、横向地邻近于所述储存区，其中所述第一浅渠沟隔离区包含形成于所述具有第二导电类型的层中的用介电材料填充的渠沟；及具有所述第二导电类型的隔离层，其仅部分地沿着所述渠沟的底部且仅沿着所述渠沟的紧邻于所述储存区的侧壁安置。
2.如权利要求1所述的图像传感器，其特征在于，还包含安置于所述具有第二导电类型的层中的具有所述第一导电类型的电荷转电压转换区，及安置于所述储存区与所述电荷转电压转换区的间的转移栅极。
3.如权利要求2所述的图像传感器，其特征在于，还包含安置于所述具有第二导电类型的层中的、横向地邻近于所述电荷转电压转换区的第二浅渠沟隔离区，其中所述第二浅渠沟隔离区包含形成于所述具有第二导电类型的层中的用介电材料填充的渠沟，且其中具有所述第二导电类型的隔离层不沿着该渠沟的侧壁及底部安置。
4.如权利要求2所述的图像传感器，其特征在于，还包含具有所述第二导电类型的井， 所述井安置于所述具有第二导电类型的层中、横向地邻近于所述电荷转电压转换区。
5.如权利要求1所述的图像传感器，其特征在于，还包含具有所述第二导电类型的钉扎层，所述钉扎层安置于所述储存区上方且连接至仅沿着所述渠沟的紧邻于所述储存区的侧壁安置的所述隔离层。
6.如权利要求1所述的图像传感器，其中所述图像传感器安置于图像捕捉装置中。
7.一种包含具有多个像素的成像区域的图像传感器，其中至少一个像素包含 光侦测器，其包括安置于具有第二导电类型的层中的具有第一导电类型的储存区； 具有所述第一导电类型的电荷转电压转换区，其安置于所述具有第二导电类型的层中；转移栅极，其安置于所述光侦测器与所述电荷转电压转换区之间； 第一浅渠沟隔离区，其安置于所述具有第二导电类型的层中、横向地邻近于所述储存区，其中所述第一浅渠沟隔离区包含形成于所述具有第二导电类型的层中的用介电材料填充的渠沟；具有所述第二导电类型的隔离层，其仅部分地沿着所述渠沟的底部且仅沿着所述渠沟的紧邻于所述储存区的侧壁安置；及第二浅渠沟隔离区，其安置于所述具有第二导电类型的层中、横向地邻近于所述电荷转电压转换区，其中所述第二浅渠沟隔离区包含形成于所述具有第二导电类型的层中的用介电材料填充的渠沟，且具有所述第二导电类型的隔离层不沿着该渠沟的底部及侧壁安置。
8.如权利要求7所述的图像传感器，其特征在于，还包含具有所述第二导电类型的钉扎层，所述钉扎层安置于所述储存区上方且连接至仅沿着所述渠沟的紧邻于所述储存区的侧壁安置的所述隔离层。
全文摘要
第一浅渠沟隔离区横向地邻近于光侦测器而安置于硅半导体层中，同时第二浅渠沟隔离区横向地邻近于像素中的其它电组件而安置于该硅半导体层中。该第一浅渠沟隔离区及该第二浅渠沟隔离区各自包括安置于该硅半导体层中的用介电材料填充的渠沟。具有第二导电性的隔离层仅沿着渠沟的紧邻于光侦测器的底部部分且仅沿着渠沟的紧邻于光侦测器的侧壁安置。该隔离层不沿着邻近光侦测器的该渠沟的底部的其它部分及邻近光侦测器的该渠沟的另一侧壁安置。该隔离层不沿着邻近于其它电组件的渠沟的底部及侧壁安置。
文档编号H01L27/146GK102446941SQ20111030787
公开日2012年5月9日 申请日期2011年9月29日 优先权日2010年9月30日
发明者E·G·史蒂文斯, H·Q·多恩, R·M·盖达施 申请人:美商豪威科技股份有限公司