专利名称：制作双层栅沟槽mos的工艺方法
技术领域：
本发明涉及一种半导体器件的制造方法，具体涉及一种制作双层栅沟槽MOS的工艺方法。
背景技术：
双层栅MOS (金属氧化物半导体)能够使得器件栅漏间电容大大减小，并大大降低通态电阻。但是，采用现有工艺形成这种器件结构很复杂，难控制的因素多。并且现有工艺在重掺杂上只有一层外延，当需要有两层外延时，现有工艺对外延与沟槽的相对位置控制性不够精确，因此使得优化外延掺杂以及器件性能的工作比较困难。
发明内容
本发明所要解决的技术问题是提供一种制作双层栅沟槽MOS的工艺方法，它可以使得双层栅MOS结构的形成变得容易。为解决上述技术问题，本发明制作双层栅沟槽MOS的工艺方法的技术解决方案为，包括以下步骤:第一步,在重掺杂娃衬底上生长外延层,形成第一轻掺杂外延层；第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的双栅间厚栅氧化硅；第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步,刻蚀,将未被光刻胶挡住的二氧化娃刻蚀干净,露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；第六步,选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并
完全覆盖二氧化硅；可以通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。第七步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽；第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。本发明可以达到的技术效果是:本发明分两部分形成沟槽，先用现有技术形成沟槽的下半部分屏蔽栅氧化层和屏蔽栅，再在屏蔽栅的顶部应用选择性加横向外延生长，并刻蚀二氧化硅顶部的外延单晶硅，从而形成沟槽的上半部分。本发明使得双层栅沟槽MOS的形成变得容易实现和控制，并且能够在屏蔽栅沟槽MOS有两层外延时，精确控制沟槽相对于外延层的位置，从而能够通过分别优化控制两层外延的掺杂浓度，使器件的击穿电压和通态电阻得到优化。
下面结合附图和具体实施方式
对本发明作进一步详细的说明:图1至图8是与本发明制作双层栅沟槽MOS的工艺方法的各步骤相应的结构示意图；图9是采用本发明所制成的双层栅沟槽MOS器件的截面示意图。
具体实施例方式本发明制作双层栅沟槽MOS的工艺方法，包括以下步骤:第一步，如图1所示，在重掺杂硅衬底上生长外延层，形成第一轻掺杂外延层；重掺杂体浓度为IO1Vcm3以上；第二步，如图1所示，采用现有技术，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅；第三步，如图2所示，在第一轻掺杂外延层上生长二氧化硅，其厚度等于或者大于后续要形成的双栅间厚栅氧化硅；第四步，如图2所示，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步，如图3所示，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅；第六步,如图4所不,选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅；通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，如图5所示；然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层，如图6所示，也可以省略此步骤；第七步，如图7、图8所示，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的第二轻掺杂外延层和第三轻掺杂外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽；二氧化硅即作为双栅间厚栅氧化硅；第八步，如图9所示，采用现有的双栅沟槽MOS工艺，在沟槽内形成控制栅。 采用本发明，能够制成如图9所示的双栅沟槽MOS器件。
权利要求
1.一种制作双层栅沟槽MOS的工艺方法，其特征在于，包括以下步骤: 第一步，在重掺杂娃衬底上生长外延层，形成第一轻掺杂外延层； 第二步，在第一轻掺杂外延层的顶部刻蚀沟槽，生长氧化层，淀积多晶硅并回刻多晶硅至沟槽顶部并去掉沟槽外的多晶硅，形成屏蔽栅； 第三步，在第一轻掺杂外延层上生长二氧化硅； 第四步，采用光刻工艺，在屏蔽栅上方的二氧化硅表面涂胶、光刻，形成光刻胶图形；第五步，刻蚀，将未被光刻胶挡住的二氧化硅刻蚀干净，露出光刻胶以外的第一轻掺杂外延层；然后去除光刻胶，从而在屏蔽栅上方形成二氧化硅； 第六步，选择性生长加横向生长第二外延层；先在露出的第一轻掺杂外延层的表面生长第二轻掺杂外延层，而屏蔽栅上方的二氧化硅上不生长；当第二轻掺杂外延层的厚度超过二氧化硅的厚度时，使第二轻掺杂外延层在向上生长的同时横向生长，直至合拢并完全覆盖二氧化硅； 第七步，通过涂胶、光刻、干法刻蚀，将二氧化硅上方的外延层刻蚀干净，露出二氧化硅，形成屏蔽栅上方具有底部栅氧化层的沟槽； 第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。
2.根据权利要求1所述的制作双层栅沟槽MOS的工艺方法，其特征在于，所述第六步之后第七步之前，通过化学机械研磨使得第二轻掺杂外延层的上表面平坦化，然后在第二轻掺杂外延层的表面生长第三轻掺杂外延层。
3.根据权利要求1或2所述的制作双层栅沟槽MOS的工艺方法，其特征在于，所述第三步所生长的二氧化硅的厚度等于或者大于后续要形成的双栅间厚栅氧化硅。
全文摘要
本发明公开了一种制作双层栅沟槽MOS的工艺方法，包括以下步骤第一步，形成第一轻掺杂外延层；第二步，形成屏蔽栅；第三步，在第一轻掺杂外延层上生长二氧化硅；第四步，形成光刻胶图形；第五步，刻蚀；第六步，选择性生长加横向生长第二外延层；第七步，形成屏蔽栅上方具有底部栅氧化层的沟槽；第八步，采用双栅沟槽MOS工艺，在沟槽内形成控制栅。本发明使得双层栅沟槽MOS的形成变得容易实现和控制，并且能够在屏蔽栅沟槽MOS有两层外延时，精确控制沟槽相对于外延层的位置，从而能够通过分别优化控制两层外延的掺杂浓度，使器件的击穿电压和通态电阻得到优化。
文档编号H01L21/336GK103094115SQ201110340130
公开日2013年5月8日 申请日期2011年11月1日 优先权日2011年11月1日
发明者金勤海, 张力, 卢志远 申请人:上海华虹Nec电子有限公司