专利名称：提高浮体效应存储单元写入速度的方法及存储单元的制作方法
技术领域：
本发明涉及半导体制造技术领域，尤其是一种能够提高浮体效应存储单元写入速度的制造方法及该浮体效应存储单元，进而能够提高具有该浮体效应存储单元的动态随机存取存储器的写入速度。
背景技术：
嵌入式动态存储技术的发展已经使得大容量的动态随机存取存储器(Dynamic Random Access Memory，即 DRAM)在目前的系统级芯片(System ona Chip，即 SoC)中非常普遍。大容量嵌入式动态随机存取存储器给SoC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态随机存取存储器(embbeded Dynamic Random Access Memory，即eDRAM)的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片(SoC)中的应用。浮体效应存储单元(Floating Body Cell,即FBC)是一种有希望替代eDRAM的动态随机存取存储器。FBC是利用浮体效应(Floating Body Effect，即FBE)的动态随机存储器单元，其原理是利用绝缘体上硅(Silicon on hsulator，即S0I)器件中氧埋层(BOX)的隔离作用所带来的浮体效应，将被隔离的浮体(Floating Body)作为存储节点，实现写“ 1” 和写“O”。图IA IB是FBC的工作原理示意图。在图IA中以NMOS为例，在栅极(G)和漏极 ⑶端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“1”。写“O”的情况如图IB所示，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压(Vt)，可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源极慢慢的泄漏，发明人认为，浮体效应存储单元的写入(“1”)的速度还有待提高。
发明内容
本发明的目的是提高浮体效应存储单元的写入速度。本发明首先提出一种能够提高浮体效应存储单元的写入速度的制作方法，包括以下步骤步骤一提供底层硅，所述底层硅上形成有埋氧层，所述埋氧层上形成有衬底，所述衬底上依次形成有栅氧化层以及栅极，所述栅极下方的衬底中形成沟道，所述栅极与栅氧化层表面以及衬底表面沉积有侧墙材料；在栅极的靠近源极位置一侧的侧墙材料上形成掩膜层，并且栅极的靠近漏极位置一侧的侧墙材料被暴露；对暴露的侧墙材料进行部分厚度的刻蚀；步骤二 去除掩膜层，对侧墙材料进行再次刻蚀，在栅极与栅氧化层两侧形成侧墙，且靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度；步骤三以所述侧墙为掩模，进行重掺杂以及退火工艺，在栅极两侧的衬底中形成源极以及漏极。本发明其次提出一种浮体效应存储单元，包括底层硅，形成在底层硅上的埋氧层， 形成在埋氧层上的衬底，依次形成在衬底上的栅氧化层以及栅极，形成在栅极与栅氧化层两侧的侧墙，形成在栅极两侧的衬底中的源极与漏极，位于栅极下方衬底中的沟道，并且， 靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度，所述源极与沟道之间的距离大于漏极与沟道之间的距离。本发明再次还提出一种浮体效应存储单元的中间半导体器件，包括底层硅，形成在底层硅上的埋氧层，形成在埋氧层上的衬底，依次形成在衬底上的栅氧化层以及栅极，沉积在栅极与栅氧化层表面以及衬底表面的侧墙材料，其中所述栅极的靠近源极位置一侧的侧墙材料上形成有掩膜层，所述栅极的靠近漏极位置一侧的侧墙材料被暴露，且被暴露的侧墙材料的部分厚度被刻蚀去除。本发明通过改进侧墙材料的刻蚀方法，在器件的源、漏极形成不同形貌的侧墙，漏极的侧墙宽度减小，而源极的侧墙宽度增大，在接下来的源、漏高掺杂注入和退火工艺后， 漏极的掺杂离子离沟道距离被拉近，源极的掺杂离子与沟道和衬底的距离被拉远，一方面提高了漏极沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源极的泄漏速度，从而提高了浮体效应存储单元的写入速度。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图IA为向浮体效应存储单元写“1”的过程；图IB为向浮体效应存储单元写“0”的过程；图2A 2C为传统浮体效应存储单元的侧墙形成过程示意图；图3A 3C为本发明的浮体效应存储单元的侧墙形成过程示意图。
具体实施例方式通常工艺中，浮体效应存储单元的侧墙形成(沉积与刻蚀)过程如图2A 2C所示。首先是侧墙材料沉积，沉积后器件的截面如图2A所示。图中的浮体效应存储单元包括底层硅10，所述底层硅10例如为绝缘体上硅；形成在底层硅10之上埋氧层20 ；形成在埋氧层20之上的衬底30，所述的衬底30可以为硅衬底，当然在某些场合下，锗衬底、硅锗衬底或者其它半导体材料也能适用；形成在衬底30中的浅沟隔离槽31 (shallow trench isolation,即STI)，用于将各个浮体效应存储单元隔离开；依次形成在衬底30上的栅氧化层41以及栅极42，位于栅极42下方的衬底30中的沟道；形成在栅极42两侧的衬底30中的源极轻掺杂区43以及漏极轻掺杂区45 ；沉积在所述栅极42与栅氧化层41表面以及衬底30表面的侧墙材料470，所述侧墙材料470对称分布在栅极42的两个相对的侧面。接下来，采用各向异性的干法刻蚀工艺，对侧墙材料470进行回刻，回刻完成后在栅极42与栅氧化层41的两个相对的侧面上形成对称的侧墙47，如图2B所示。然后是源、漏重掺杂以及退火工艺，以所述侧墙47为掩模，对衬底30进行重掺杂， 形成源极44与漏极46，如图2C所示。在本实施方式中，源极44与漏极46中的掺杂离子距离器件沟道的距离d，由侧墙47的宽度所决定。再回到图1A，可知对浮体效应存储单元写“1”的速度是由衬底电流的大小和积聚的载流子从源极泄漏的速度共同决定的。通过提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源极泄漏，也可以达到提高浮体效应存储单元写入速度的目的。基于以上理论，发明人对现有浮体效应存储单元提出改进，使其具有减小的漏极侧墙宽度与增大的源极侧墙宽度，进而提高存储单元写入速度。所采用的工艺流程如图3A 3C所示。首先，步骤一，制备类似于图2A所示的中间器件，包括底层硅10，形成在底层硅10 上的埋氧层20，形成在埋氧层20上的衬底30，形成在衬底30中的浅沟隔离槽31 (可选)， 依次形成在衬底30上的栅氧化层41以及栅极42，位于栅极42下方的衬底30中的沟道，形成在栅极42两侧的衬底30中的源极轻掺杂区43以及漏极轻掺杂区45 (可选)，沉积在所述栅极42与栅氧化层41表面以及衬底30表面的侧墙材料470，所述侧墙材料470对称分布在栅极42的两个相对的侧面。在栅极42的靠近源极位置一侧的侧墙材料470上形成掩膜层50，并且栅极42的靠近漏极位置一侧的侧墙材料470被暴露，其中一侧是指一个侧面。所述掩膜层50优选为通过旋涂、软烘、曝光、显影而成的图案化的光刻胶，当然，在某些实施例中也可以是以压印工艺形成的其它图案化的掩模材料。为了扩大工艺窗口，所述掩膜层50除了覆盖栅极的靠近源极位置一侧的侧墙材料470，还可以覆盖源极位置以及部分栅极顶部的侧墙材料470。采用高横向刻蚀、低纵向刻蚀(横、纵向刻蚀比大于通常工艺中的刻蚀条件)的刻蚀方法，对暴露的侧墙材料470进行部分厚度的刻蚀，刻蚀深度由刻蚀时间控制。刻蚀后器件截面如图3A所示，此时初步形成的漏极的侧墙形貌已经比源极的侧墙形貌(未被刻蚀) 窄很多。接下来，步骤二，去除掩膜层50，对侧墙材料470进行再次刻蚀，采用低横向刻蚀， 高纵向刻蚀(横、纵向刻蚀比小于通常工艺中的刻蚀条件)的方法，对靠近源、漏位置的侧墙材料470同时进行刻蚀，在栅极42与栅氧化层41的两侧形成侧墙471、472，刻蚀后器件的截面如图3B所示。最终侧墙471、472形貌，靠近漏极位置的侧墙472宽度会减小，靠近源极位置的侧墙471宽度会增大。靠近源极位置的侧墙471宽度约为靠近漏极位置的侧墙 472的宽度的1. 1 3倍，相应的，步骤一中，被去除的部分厚度的侧墙材料470约占侧墙材料原本厚度的1/4至3/4。然后，步骤三，以所述侧墙471、472为掩模，进行重掺杂以及退火工艺，在栅极42两侧的衬底30中形成源极44以及漏极46。由于掺杂离子与器件沟道的距离由侧墙的宽度所决定，因此重掺杂后，漏极46的掺杂离子与器件沟道的距离被拉近，源极44的掺杂离子与器件沟道的距离被拉远，即源极的掺杂离子与衬底之间的距离也被拉远，如图3C所示。因此，参考图3C所示，一方面，由于漏极46的掺杂离子与器件沟道的距离被拉近， 从而提高了漏极沟道中的纵向电场，由横向电场加速的载流子碰撞产生的电子空穴对，空穴会在更强的纵向电场作用下被扫入衬底30，增大了衬底电流；另一方面，源极44的掺杂离子与器件衬底30的距离被拉远，从而降低了积聚载流子从源极44的泄漏速度。所以，本发明通过改进侧墙形成工艺，提高了浮体效应存储器单元的写入速度。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种提高浮体效应存储单元写入速度的制造方法，包括以下步骤步骤一提供底层硅，所述底层硅上形成有埋氧层，所述埋氧层上形成有衬底，所述衬底上依次形成有栅氧化层以及栅极，所述栅极下方的衬底中形成沟道，所述栅极与栅氧化层表面以及衬底表面沉积有侧墙材料；在栅极的靠近源极位置一侧的侧墙材料上形成掩膜层，并且栅极的靠近漏极位置一侧的侧墙材料被暴露；对暴露的侧墙材料进行部分厚度的刻蚀；步骤二去除掩膜层，对侧墙材料进行再次刻蚀，在栅极与栅氧化层两侧形成侧墙，且靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度；步骤三以所述侧墙为掩模，进行重掺杂以及退火工艺，在栅极两侧的衬底中形成源极以及漏极。
2.如权利要求1所述的方法，其特征在于步骤一中，所述衬底中还形成浅沟隔离槽。
3.如权利要求1所述的方法，其特征在于步骤一中，栅极两侧的衬底中还形成源极轻掺杂区以及漏极轻掺杂区。
4.如权利要求1所述的方法，其特征在于步骤一中的刻蚀之前，所述侧墙材料对称分布在栅极的两个相对的侧面。
5.如权利要求1所述的方法，其特征在于步骤一中对暴露的侧墙材料进行部分厚度的刻蚀时，采用高横向刻蚀，低纵向刻蚀的刻蚀条件。
6.如权利要求1所述的方法，其特征在于步骤二中对侧墙材料进行再次刻蚀时，采用低横向刻蚀，高纵向刻蚀的刻蚀条件。
7.如权利要求1所述的方法，其特征在于步骤一中对暴露的侧墙材料进行部分厚度的刻蚀时，被去除的部分厚度的侧墙材料约占侧墙材料原本厚度的1/4至3/4。
8.如权利要求1所述的方法，其特征在于步骤二中，所述靠近源极位置的侧墙的宽度为靠近漏极位置的侧墙的宽度的1. 1 3倍。
9.一种浮体效应存储单元，包括底层硅，形成在底层硅上的埋氧层，形成在埋氧层上的衬底，依次形成在衬底上的栅氧化层以及栅极，形成在栅极与栅氧化层两侧的侧墙，形成在栅极两侧的衬底中的源极与漏极，位于栅极下方衬底中的沟道，其特征在于靠近源极位置的侧墙的宽度大于靠近漏极位置的侧墙的宽度，所述源极与沟道之间的距离大于漏极与沟道之间的距离。
10.一种半导体器件，包括底层硅，形成在底层硅上的埋氧层，形成在埋氧层上的衬底， 依次形成在衬底上的栅氧化层以及栅极，沉积在栅极与栅氧化层表面以及衬底表面的侧墙材料，其特征在于所述栅极的靠近源极位置一侧的侧墙材料上形成有掩膜层，所述栅极的靠近漏极位置一侧的侧墙材料被暴露，且被暴露的侧墙材料的部分厚度被刻蚀去除。
全文摘要
本发明提出一种能够提高浮体效应存储单元写入速度的制造方法及该浮体效应存储单元，属于半导体制造技术领域。本发明的核心为在靠近源极的侧墙材料上形成掩膜层，靠近漏极的侧墙材料被暴露；对暴露的侧墙材料进行部分厚度的刻蚀；去除掩膜层，对侧墙材料进行再次刻蚀，在栅极两侧形成侧墙，且靠近源极的侧墙的宽度大于靠近漏极的侧墙的宽度；以侧墙为掩模，进行重掺杂以及退火工艺，形成源极以及漏极，且漏极的掺杂离子离沟道距离被拉近，源极的掺杂离子与沟道和衬底的距离被拉远。本发明一方面提高了漏极沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源极的泄漏速度，从而提高了浮体效应存储单元的写入速度。
文档编号H01L21/8242GK102437125SQ20111036625
公开日2012年5月2日 申请日期2011年11月17日 优先权日2011年11月17日
发明者俞柳江, 毛智彪 申请人:上海华力微电子有限公司