专利名称：一种用于桥式驱动电路中的高压隔离环结构的制作方法
技术领域：
本发明涉及一种集成电路中的高压隔离技术，尤其是涉及一种用于桥式驱动电路中的高压隔离环结构。
背景技术：
在半桥或者全桥驱动电路中，由于一颗栅极驱动芯片通常需要同时驱动高压侧的功率器件和低压侧的功率器件，这样一颗栅极驱动芯片内部就会存在很大的电压差，在某些应用中电压差甚至达到600V，因此需要对集成于一颗栅极驱动芯片的高压和低压电平进行隔离，目前一般采用高压隔离环的方法进行隔离。图1给出了一种现有的高压隔离环截面版图结构，其高压隔离环截面版图结构最外围的是P型隔离21、与P型隔离21存在交叠的是深硼22、与P型隔离21有一定间距并且和深硼22存在交叠的是RESURF (降低表面电场)23、位于RESURF 23内部并且与深硼22存在交叠的是P阱M及最里面的与RESURF 23 有一定间距的是N+有源区25，N+有源区25属于高压部分。图1所示的高压隔离环截面版图结构围绕一圈就形成了图2所示的高压隔离环版图结构，高压隔离环的内部构成一个隔离环内逻辑版图区域26，该隔离环内逻辑版图区域沈用于绘制高压侧逻辑控制电路版图， 所述的高压侧逻辑控制电路为用于处理高压侧的控制信号，最后输出信号驱动外围应用电路的功率器件。在实际应用过程中，处于高压隔离环内部的高压侧逻辑控制电路的电源由于工作时功率损耗的原因，需要持续补充电荷给高压隔离环内部的高压侧逻辑控制电路的电源，供电的方法可以采用芯片外接的自举二极管方式实现，也可以采用芯片内部集成高压二极管实现，该高压二极管与外接的自举二极管所起的作用一样。然而，如果采用芯片外接的自举二极管方式实现，则会增加芯片外接应用电路的复杂程度，还会增加应用成本；如果采用芯片内部集成高压二极管的方式实现，则工艺制造比较复杂，不利于生产，不利于提高生产良率，还会增加制造成本。
发明内容
本发明所要解决的技术问题是提供一种用于桥式驱动电路中的高压隔离环结构， 其有效地减低了外围应用电路的复杂程度，减少了应用成本，同时有效地避免了使用复杂的工艺。本发明解决上述技术问题所采用的技术方案为一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和在所述的P型衬底上生长一层N型外延材料构成的N型外延层，其特征在于所述的N型外延层上加工制作有P型隔离、深硼、P阱、第一 RESURF和LDMOS 管，所述的深硼中形成有第一 P+有源区，所述的P型隔离与所述的第一 P+有源区和所述的深硼之间均存在交叠区域，所述的P阱与所述的第一 RESURF之间存在交叠区域，所述的 P阱中形成有第二 P+有源区，所述的第二 P+有源区与所述的第一 RESURF之间存在交叠区域，所述的LDMOS管的栅极为加工制作于所述的N型外延层的上表面上的栅多晶，所述的栅多晶覆盖到所述的P阱的外边界以内的部分区域和以外的部分区域，所述的LDMOS管的源极形成在下述结构上所述的P阱的外边界与所述的第一RESURF的外边界之间的区域中形成有第一 N+有源区，所述的第一 N+有源区的外边界与所述的栅多晶的内边界相重合，所述的第一 N+有源区的内边界与所述的第二 P+有源区的外边界之间存在间隙，所述的第一 N+ 有源区通过接触孔引出金属触点作为所述的LDMOS管的源极，所述的LDMOS管的衬底形成在下述结构上所述的P阱通过所述的第二 P+有源区连接到接触孔引出的金属触点作为 LDMOS管的衬底，所述的LDMOS管的漏极形成在下述结构上所述的N型外延层中加工制作有第二 N+有源区，所述的第二 N+有源区的外边界与所述的第一 RESURF的内边界之间存在间隙，所述的第二 N+有源区通过接触孔引出金属触点作为所述的LDMOS管的漏极，所述的第二 N+有源区的内边界所围成的区域为隔离环内逻辑版图区域，用于绘制高压侧逻辑控制电路版图。所述的P阱被所述的栅多晶覆盖的区域的上表面在所述的栅多晶加电压时形成所述的LDMOS管的沟道。所述的P型隔离、所述的深硼和所述的第一 P+有源区之间电连接，并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上。所述的LDMOS管的栅极连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的栅极的电位，决定所述的LDMOS管的开关状态；所述的LDMOS管的源极连接到高压隔离环外的低压侧逻辑控制电路的电源信号上；所述的LDMOS管的衬底连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的衬底的电位；所述的LDMOS管的漏极连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的栅多晶、所述的P阱、 所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+有源区的外边界、所述的P型隔离的内边界、所述的第一 P+有源区的内边界、 所述的深硼的内边界、所述的栅多晶的外边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二P+有源区的外边界、所述的第一RESURF的外边界、所述的第二P+有源区的内边界、所述的P阱的内边界、所述的第一 RESURF的内边界、所述的第二 N+有源区的外边界、所述的第二 N+有源区的内边界。所述的第一 N+有源区在版图中呈封闭或不封闭的环行结构。所述的N型外延层上还加工制作有第二 RESURF，所述的第二 RESURF与所述的P型隔离、所述的深硼及所述的第一 P+有源区之间均存在交叠区域，所述的第二 RESURF的内边界以内的部分区域被所述的栅多晶覆盖，所述的第二 RESURF的内边界与所述的P阱的外边界之间存在间隙。所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的第二 RESURF、所述的栅多晶、所述的P阱、所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+有源区的外边界、所述的第二 RESURF的外边界、所述的 P型隔离的内边界、所述的第一 P+有源区的内边界、所述的深硼的内边界、所述的栅多晶的外边界、所述的第二 RESURF的内边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二 P+ 有源区的外边界、所述的第一 RESURF的外边界、所述的第二 P+有源区的内边界、所述的P 阱的内边界、所述的第一 RESURF的内边界、所述的第二 N+有源区的外边界、所述的第二 N+ 有源区的内边界。与现有技术相比，本发明的优点在于通过集成一个LDMOS管，且该LDMOS管在高压隔离环内的高压侧逻辑控制电路的地信号与高压隔离环外的低压侧逻辑控制电路的地信号电压几乎一样时导通，这种结构的高压隔离环使得高压隔离环外的低压侧逻辑控制电路的电源信号上的电流就能通过所述的LDMOS管流到高压隔离环内的高压侧逻辑控制电路的电源信号上，补充高压隔离环内的高压侧逻辑控制电路的电源信号在工作过程中的电能损耗，保证高压隔离环内的逻辑信号处于正确的工作状态，在应用的时候通常会在高压隔离环内的高压侧逻辑控制电路的电源信号和地信号之间连接一个用于储存电能的电容，通过这种工作方式就能在每个工作周期补充高压隔离环内的高压侧逻辑控制电路的电源信号上的电能损耗，避免了在应用的时候需要额外在高压隔离环外的低压侧逻辑控制电路的电源信号与高压隔离环内的高压侧逻辑控制电路的电源信号之间外接一个自举二极管，也不需要在内部制作一个耐高压的二极管，不仅减低了外围应用电路的复杂程度，简化了应用电路板布局，使应用电路板设计可以更加紧凑，而且有效避免了使用复杂的工艺集成耐高压的二极管。
图1为现有的高压隔离环的截面版图结构示意图2为图1所示的高压隔离环截面版图结构形成的高压隔离环版图结构示意图； 图3为本发明实施例一的高压隔离环的版图截面结构示意图； 图4为本发明实施例一的高压隔离环的版图结构示意图； 图5为本发明实施例一的高压隔离环的剖面结构示意图6为本发明实施例一的改变所集成的LDMOS管的沟道宽度的高压隔离环的版图结构示意图7为本发明实施例二的高压隔离环的版图截面结构示意图； 图8为本发明实施例二的高压隔离环的的版图结构示意图； 图9为本发明实施例二的高压隔离环的剖面结构示意图10为本发明实施例二的改变所集成的LDMOS管的沟道宽度的高压隔离环的版图结构示意图。
具体实施例方式
以下结合附图实施例对本发明作进一步详细描述。实施例一
本实施例提出的一种用于桥式驱动电路中的高压隔离环结构，如图3、图4和图5所示，其包括P型衬底15和在P型衬底上生长一层N型外延材料构成的N型外延层14，N型外延层14上加工制作有P型隔离1、深硼2、P阱7、第一 RESURF 10和LDMOS (lateral double-diffusion M0SFET)管，深硼2中形成有第一 P+有源区3，P型隔离1与第一 P+有源区3和深硼2之间均存在交叠区域，即P型隔离1与第一 P+有源区3相交叠，P型隔离1与深硼2相交叠，P阱7与第一 RESURF 10之间存在交叠区域，即P阱7与第一 RESURF 10 相交叠，P阱7中形成有第二 P+有源区9，第二 P+有源区9与第一 RESURF 10之间存在交叠区域，LDMOS管的栅极G为加工制作于N型外延层14的上表面上的栅多晶6，栅多晶6覆盖到P阱7的外边界以内的部分区域和以外的部分区域，LDMOS管的源极S形成在下述结构上P阱7的外边界与第一 RESURF 10的外边界之间的区域中形成有第一 N+有源区8，第一 N+有源区8的外边界与栅多晶6的内边界相重合，第一 N+有源区8的内边界与第二 P+ 有源区9的外边界之间存在间隙，第一 N+有源区8通过接触孔引出金属触点作为LDMOS管的源极S，LDMOS管的衬底B形成在下述结构上P阱7为LDMOS管的实际衬底，由于P阱7 和第二 P+有源区9都是P型材质且紧挨着形成电学导通而连接在一起，因此在实际操作过程中P阱7通过第二 P+有源区9连接到接触孔引出的金属触点作为LDMOS管的衬底B，目的是为了形成良好的欧姆接触，LDMOS管的漏极D形成在下述结构上N型外延层14中加工制作有第二 N+有源区11，第二 N+有源区11的外边界与第一 RESURF 10的内边界之间存在间隙，第二 N+有源区11通过接触孔引出金属触点作为LDMOS管的漏极D，第二 N+有源区11的内边界所围成的区域为隔离环内逻辑版图区域12，用于绘制高压侧逻辑控制电路版图，布局的高压侧逻辑控制电路用于处理高压侧的控制信号，最后输出信号驱动外围应用电路的高压侧功率器件。本实施例的高压隔离环集成了 LDMOS管，这种结构的高压隔离环一般用于半桥或者全桥驱动电路中，在高压隔离环内的高压侧逻辑控制电路的地信号与高压隔离环外的低压侧逻辑控制电路的地信号电压几乎一样时，开通LDMOS管，这样高压隔离环外的低压侧逻辑控制电路的电源信号上的电流就能通过所述的LDMOS管流到高压隔离环内的高压侧逻辑控制电路的电源信号上，补充高压隔离环内的高压侧逻辑控制电路的电源信号在工作过程中的电能损耗，保证高压隔离环内的逻辑信号处于正确的工作状态，在应用的时候通常会在高压隔离环内的高压侧逻辑控制电路的电源信号和地信号之间连接一个用于储存电能的电容。通过这种工作方式就能在每个工作周期补充高压隔离环内的高压侧逻辑控制电路的电源信号上的电能损耗，避免了在应用的时候需要额外在高压隔离环外的低压侧逻辑控制电路的电源信号与高压隔离环内的高压侧逻辑控制电路的电源信号之间外接一个自举二极管，也不需要在内部制作一个耐高压的二极管，不仅减低了外围应用电路的复杂程度，而且有效避免了使用复杂的工艺集成耐高压的二极管。在此具体实施例中，P阱7被栅多晶6覆盖的区域的上表面在栅多晶6加电压时形成LDMOS管的沟道。在此具体实施例中，P型隔离1、深硼2和第一 P+有源区3都采用P型材质，三者在电学特性上是连接在一起的，并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上。在此具体实施例中，由于LDMOS管是集成于高压隔离环上的，因此LDMOS管具有耐高压的特性，LDMOS管的栅极G连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制LDMOS管的栅极G的电位，决定LDMOS管的开关状态； LDMOS管的源极S连接到高压隔离环外的低压侧逻辑控制电路的电源信号上；LDMOS管的衬底B连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制LDMOS管的衬底B的电位，由于LDMOS管的衬底B是单独连接的，而且没有固定连接到固定电压信号上，因此可以根据需要调整LDMOS管的衬底B的电位；LDMOS管的漏极D连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。在此具体实施例中，图3给出了本实施例的高压隔离环的版图截面结构示意图， 依照图3所示的版图截面结构围绕一圈形成如图4所示的高压隔离环的版图结构，该版图结构为一个闭合的隔离环结构。如图3和图4所示，P型隔离1、深硼2、第一 P+有源区3、栅多晶6、P阱7、第一 N+有源区8、第二 P+有源区9、第一 RESURF 10和第二 N+有源区11这些不同的版图层次形成了复杂的交叠方式，按照高压隔离环上不同层次的内外边界对这些交叠状态进行描述，从高压隔离环最外面到里，在版图中依次的边界关系为P型隔离1的外边界、深硼2的外边界、第一 P+有源区3的外边界、P型隔离1的内边界、第一 P+有源区 3的内边界、深硼2的内边界、栅多晶6的外边界、P阱7的外边界、栅多晶6的内边界与第
一N+有源区8的外边界相重合的边界、第一 N+有源区8的内边界、第二 P+有源区9的外边界、第一 RESURF 10的外边界、第二 P+有源区9的内边界、P阱7的内边界、第一 RESURF 10的内边界、第二 N+有源区11的外边界、第二 N+有源区11的内边界。在此具体实施例中，为了得到不同沟道宽度的LDMOS管，可以对第一 N+有源区8 的围绕范围进行调整，使第一 N+有源区8在版图中可以根据需要呈封闭和不封闭两种不同的环形结构，图4所示的高压隔离环的版图中的第一 N+有源区8呈封闭的环形结构，图6 所示的高压隔离环的版图中的第一 N+有源区8呈不封闭的环形结构，即不形成一个环。在此具体实施例中，P型隔离1、深硼2、第一 P+有源区3、栅多晶6、P阱7、第一 N+ 有源区8、第二 P+有源区9、第一 RESURF 10和第二 N+有源区11均采用现有技术进行制作。实施例二
本实施例的高压隔离环结构如图7、图8和图9所示，其是在实施例一的高压隔离环结构的基础上作了改进，其为了提高性能在N型外延层上还加工制作有一个第二 RESURF 4， 即本实施例的高压隔离环结构包括P型衬底15和在P型衬底15上生长一层N型外延材料构成的N型外延层14，N型外延层14上加工制作有P型隔离1、深硼2、P阱7、第一 RESURF 10、第二 RESURF 4和LDMOS管，深硼2中形成有第一 P+有源区3，P型隔离1与第一 P+有源区3和深硼2之间均存在交叠区域，P阱7与第一 RESURF 10之间存在交叠区域，P阱7中形成有第二 P+有源区9，第二 P+有源区9与第一 RESURF 10之间存在交叠区域，LDMOS管的栅极G为加工制作于N型外延层14的上表面上的栅多晶6，栅多晶6覆盖到P阱7的外边界以内的部分区域和以外的部分区域，第二 RESURF 4与P型隔离1、深硼2及第一 P+有源区3之间均存在交叠区域，第二 RESURF 4的内边界以内的部分区域被栅多晶6覆盖，第
二RESURF 4的内边界与P阱7的外边界之间存在间隙，LDMOS管的源极S形成在下述结构上P阱7的外边界与第一 RESURF 10的外边界之间的区域中形成有第一 N+有源区8，第一 N+有源区8的外边界与栅多晶6的内边界相重合，第一 N+有源区8的内边界与第二 P+有源区9的外边界之间存在间隙，第一 N+有源区8通过接触孔引出金属触点作为LDMOS管的源极S，LDMOS管的衬底B形成在下述结构上P阱7为LDMOS管的实际衬底，由于P阱7和第二 P+有源区9都是P型材质且紧挨着形成电学导通而连接在一起，因此在实际操作过程中P阱7通过第二 P+有源区9连接到接触孔弓I出的金属触点作为LDMOS管的衬底B，目的是为了形成良好的欧姆接触，LDMOS管的漏极D形成在下述结构上N型外延层14中加工制作有第二 N+有源区11，第二 N+有源区11的外边界与第一 RESURF 10的内边界之间存在间隙，第二 N+有源区11通过接触孔引出金属触点作为LDMOS管的漏极D，第二 N+有源区11
8的内边界所围成的区域为隔离环内逻辑版图区域12，用于绘制高压侧逻辑控制电路版图， 布局的高压侧逻辑控制电路用于处理高压侧的控制信号，最后输出信号驱动外围应用电路的高压侧功率器件。在此具体实施例中，图7给出了本实施例的高压隔离环的版图截面结构示意图， 依照图7所示的版图截面结构围绕一圈形成如图8所示的高压隔离环的版图结构，该版图结构为一个闭合的隔离环结构。如图7和图8所示，P型隔离1、深硼2、第一 P+有源区3、 第二 RESURF 4、栅多晶6、P阱7、第一 N+有源区8、第二 P+有源区9、第一 RESURF 10和第二 N+有源区11在版图中从外到里依次的边界关系为P型隔离1的外边界、深硼2的外边界、第一 P+有源区3的外边界、第二 RESURF 4的外边界、P型隔离1的内边界、第一 P+有源区3的内边界、深硼2的内边界、栅多晶6的外边界、第二 RESURF 4的内边界、P阱7的外边界、栅多晶6的内边界与第一 N+有源区8的外边界相重合的边界、第一 N+有源8区的内边界、第二 P+有源区9的外边界、第一 RESURF 10的外边界、第二 P+有源区9的内边界、 P阱7的内边界、第一 RESURF 10的内边界、第二 N+有源区11的外边界、第二 N+有源区11 的内边界。在此具体实施例中，为了得到不同沟道宽度的LDMOS管，可以对第一 N+有源区8 的围绕范围进行调整，使第一 N+有源区8在版图中可以根据需要呈封闭和不封闭两种不同的环形结构，图8所示的高压隔离环的版图中的第一 N+有源区8呈封闭的环形结构，图10 所示的高压隔离环的版图中的第一 N+有源区8呈不封闭的环形结构，即不形成一个环。
权利要求
1.一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和在所述的P型衬底上生长一层N型外延材料构成的N型外延层，其特征在于所述的N型外延层上加工制作有P 型隔离、深硼、P阱、第一 RESURF和LDMOS管，所述的深硼中形成有第一 P+有源区，所述的P 型隔离与所述的第一 P+有源区和所述的深硼之间均存在交叠区域，所述的P阱与所述的第一 RESURF之间存在交叠区域，所述的P阱中形成有第二 P+有源区，所述的第二 P+有源区与所述的第一 RESURF之间存在交叠区域，所述的LDMOS管的栅极为加工制作于所述的N型外延层的上表面上的栅多晶，所述的栅多晶覆盖到所述的P阱的外边界以内的部分区域和以外的部分区域，所述的LDMOS管的源极形成在下述结构上所述的P阱的外边界与所述的第一 RESURF的外边界之间的区域中形成有第一 N+有源区，所述的第一 N+有源区的外边界与所述的栅多晶的内边界相重合，所述的第一 N+有源区的内边界与所述的第二 P+有源区的外边界之间存在间隙，所述的第一 N+有源区通过接触孔引出金属触点作为所述的LDMOS 管的源极，所述的LDMOS管的衬底形成在下述结构上所述的P阱通过所述的第二 P+有源区连接到接触孔引出的金属触点作为LDMOS管的衬底，所述的LDMOS管的漏极形成在下述结构上所述的N型外延层中加工制作有第二 N+有源区，所述的第二 N+有源区的外边界与所述的第一 RESURF的内边界之间存在间隙，所述的第二 N+有源区通过接触孔引出金属触点作为所述的LDMOS管的漏极，所述的第二N+有源区的内边界所围成的区域为隔离环内逻辑版图区域，用于绘制高压侧逻辑控制电路版图。
2.根据权利要求1所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的P阱被所述的栅多晶覆盖的区域的上表面在所述的栅多晶加电压时形成所述的LDMOS 管的沟道。
3.根据权利要求1或2所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的P型隔离、所述的深硼和所述的第一 P+有源区之间电连接，并通过接触孔引出金属触点连接到高压隔离环外的低压侧逻辑控制电路的地信号上。
4.根据权利要求3所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的LDMOS管的栅极连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的栅极的电位，决定所述的LDMOS管的开关状态； 所述的LDMOS管的源极连接到高压隔离环外的低压侧逻辑控制电路的电源信号上；所述的 LDMOS管的衬底连接到高压隔离环外的低压侧逻辑控制电路上，由高压隔离环外的低压侧逻辑控制电路控制所述的LDMOS管的衬底的电位；所述的LDMOS管的漏极连接到高压隔离环环绕的高压侧逻辑控制电路的电源信号上。
5.根据权利要求4所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的栅多晶、所述的P阱、所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+ 有源区的外边界、所述的P型隔离的内边界、所述的第一 P+有源区的内边界、所述的深硼的内边界、所述的栅多晶的外边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二 P+有源区的外边界、所述的第一 RESURF的外边界、所述的第二 P+有源区的内边界、所述的P阱的内边界、所述的第一RESURF的内边界、所述的第二N+有源区的外边界、所述的第二N+有源区的内边界。
6.根据权利要求5所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的第一 N+有源区在版图中呈封闭或不封闭的环行结构。
7.根据权利要求6所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的N型外延层上还加工制作有第二 RESURF，所述的第二 RESURF与所述的P型隔离、所述的深硼及所述的第一 P+有源区之间均存在交叠区域，所述的第二 RESURF的内边界以内的部分区域被所述的栅多晶覆盖，所述的第二 RESURF的内边界与所述的P阱的外边界之间存在间隙。
8.根据权利要求7所述的一种用于桥式驱动电路中的高压隔离环结构，其特征在于所述的P型隔离、所述的深硼、所述的第一 P+有源区、所述的第二 RESURF、所述的栅多晶、所述的P阱、所述的第一 N+有源区、所述的第二 P+有源区、所述的第一 RESURF和所述的第二 N+有源区在版图中从外到里依次的边界关系为所述的P型隔离的外边界、所述的深硼的外边界、所述的第一 P+有源区的外边界、所述的第二 RESURF的外边界、所述的P型隔离的内边界、所述的第一 P+有源区的内边界、所述的深硼的内边界、所述的栅多晶的外边界、所述的第二 RESURF的内边界、所述的P阱的外边界、所述的栅多晶的内边界与所述的第一 N+ 有源区的外边界相重合的边界、所述的第一 N+有源区的内边界、所述的第二 P+有源区的外边界、所述的第一RESURF的外边界、所述的第二P+有源区的内边界、所述的P阱的内边界、 所述的第一 RESURF的内边界、所述的第二 N+有源区的外边界、所述的第二 N+有源区的内边界。
全文摘要
本发明公开了一种用于桥式驱动电路中的高压隔离环结构，包括P型衬底和N型外延层，N型外延层上制作有P型隔离、深硼、P阱、第一RESURF和LDMOS管，深硼中形成有第一P+有源区，P阱中形成有第二P+有源区，LDMOS管的栅极为制作于N型外延层的上表面上的栅多晶，P阱的外边界与第一RESURF的外边界之间的区域中形成有第一N+有源区，其通过引出金属触点作为LDMOS管的源极，N型外延层中制作有第二N+有源区，其通过引出金属触点作为LDMOS管的漏极，优点在于通过集成一个LDMOS管就可为隔离环内的高压侧逻辑控制电路的电源持续补充电荷，一方面实现了自举二极管的功能，很好地减少了应用电路的外围器件；另一方面，本发明的高压隔离环不会再度增加工艺的复杂度。
文档编号H01L27/02GK102427077SQ201110396858
公开日2012年4月25日 申请日期2011年12月2日 优先权日2011年12月2日
发明者孙腾达 申请人:日银Imp微电子有限公司