专利名称：低温高覆盖性侧墙制造方法
技术领域：
本发明涉及一种半导体器件制造方法，特别是涉及一种低温高覆盖性侧墙制造方法。
背景技术：
在集成电路的制造中经常要在栅极的两边形成致密的侧墙保护，这是至关重要的。侧墙一方面是为了保护栅极，另一方面防止大剂量的源极和漏极注入过于接近导电沟道以至于可能发生源漏之间导通。因此侧墙的良好形态、质量往往对于器件可靠性起到至关重要的作用。特别是随着半导体制造技术向更高的技术节点的发展，栅极的尺寸越来越小，需要的热预算也越来越低，栅极下面的衬底中的导电沟道越来越短，能够减小源漏漏电流的侧墙显得尤为重要，这也对侧墙的制造工艺提出了更高的要求。特别是在先栅(Gatefirst)工艺中，形成的侧墙的温度对高介电常数(HK)材料影响很大。侧墙的制造工艺一般分为两步:首先在形成有栅极的整个衬底上例如通过PECVD等常规方法沉积一介质层，如氧化硅、氮化硅等等及其组合，然后通过回刻(etch back)去除位于源漏极和栅极上方的介质层，而只在栅极侧壁形成一环绕保护层。在侧墙的制造工艺中，如何控制刻蚀前介质层的共型覆盖性对刻蚀影响很重要。如图1A-1D所示，为现有技术的PECVD沉积形成侧墙的器件剖视图。其中，如图1A所示为共型覆盖性较差的MOSFET的侧墙的示意图，如图1B所示为共型覆盖性较好的MOSFET的侧墙的示意图，如图1C所示为共型覆盖性的局部示意图,衬底标记为I,源漏区标记为2，栅极介质层标记为3，栅极导电层此较为4，栅极侧墙材料层标记为5。具体地，对于如图1C所示的如图1A、1B所示的突起结构或者沟槽结构的局部放大图，薄膜结构特别是栅极侧墙材料层5的侧壁厚度X与结构顶部厚度y之间的此值x/y称作台阶覆盖率，薄膜结构特别是栅极侧墙材料层5的底部厚度w与结构顶部厚度y之间的此值w/y称作底部填充率。如图1A、1B所示，薄膜淀积的共型覆盖性的优劣，对相同的结构来说不同的反应方式有不同的共型覆盖性，例如不同的深宽此(AR Ratio)。但是对于例如PECVD反应淀积共型覆盖性则主要取决于反应参数的控制，例如反应压强、沉积速率以及反应温度。之后，各向异性刻蚀最终获得的MOSFET侧墙结构，如图1D中阴影部分所示。但是图1B、1C对应的不同淀积参数，形成的不同共型性的薄膜在刻蚀过程中所形成的侧墙形态不一，共型性不够良好的M0SFET，侧墙可能会发生断裂、中断或变形，或者形成的侧墙的宽度不够从而影响器件的绝缘隔离效果，降低器件性能。因此，如何在低温下合理控制淀积反应参数以提高侧墙薄膜的共型性，这对于当前MOSFET尤其是亚20nmM0SFET技术发展是一个巨大挑战。
发明内容
由上所述，本发明的目的在于提供一种具有良好共型性的薄膜制造方法。
为此，本发明提供了一种薄膜的制造方法，包括:步骤S1，清洁腔体、稳定腔体并将晶圆送入腔体中；步骤S2，通入反应气体以及稀释保护气体，反应腔压力控制小于等于0.2T;步骤S3，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料，其中，控制反应腔温度为200 400°C;步骤S4，完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。其中，腔体为双频容性耦合等离子体平行板式PECVD设备的反应腔。其中，射频低频频率为90 188KHz、高频频率为13.56MHz。其中，温度为260 280°C，射频低频频率为158KHz。其中，在步骤S3中，射频功率为100 150W，监控电压为200 400V，电流为0.1 1.0A。其中，在步骤S2中压力小于等于0.18T ;在步骤S3中，射频功率为120W，监控电压为300V，电流为0.41A。其中，反应气体包括含娃原料气体和含氮原料气体。其中，含娃原料气体包括娃烷、正硅酸四乙酯及其齒代物，含氮气体包括氨气、氮氧化物，稀释保护气体包括惰性气体、氮气。其中，含硅原料气体的流量为10 50sccm，含氮原料气体的流量为90 120sccm，稀释保护气体的流量为200 300sccm，通入反应气体的时间为30s。其中，在步骤SI和步骤S4中，压力小于等于0.04T。依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能。本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
以下参照附图来详细说明本发明的技术方案，其中:图1A-1D为依照现有技术的侧墙剖视图；以及图2为依照本发明的方法流程图。
具体实施例方式以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了具有良好共型性的侧墙薄膜的制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。参照图2，为依照本发明的方法的流程图，其包括以下步骤:步骤SI，清洁腔体、稳定腔体并将晶圆送入腔体中；步骤S2，通入反应气体以及稀释保护气体；步骤S3，激发射频，产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料；步骤S4,关闭射频,停止通入反应气体,取出晶圆。
以PECVD工艺形成氮化硅薄膜为实施例，反应采用双频容性耦合等离子体平行板式PECVD设备。具体地，在步骤SI中，可以采用含氟的气体来反应刻蚀清洗去除腔体侧壁上残留物质并通入惰性气体来排出相应的反应物，含氟气体例如为碳氟基气体(CxHyFz，其中xyz依照化学构成而为不同的正整数)或XeF2,惰性气体包括He、Ne、Ar、Xe等。稳定腔体的工艺(season)例如包括对反应腔体抽真空,使得反应腔本底真空理想值接近于O,例如腔内压力小于等于0.04托(T，Torr)。步骤SI执行的时间例如可为120秒⑶。在步骤S2中，依照所要形成的薄膜材质不同，反应气体可相应选择。对于PECVD形成氮化娃，反应气体可包括含娃原料气体和含氮原料气体，含娃原料气体包括娃烧(SiH4)、正硅酸四乙酯(TEOS)及其卤代物，含氮气体包括氨气(順3)、氮氧化物(NxOy，其中xy依照化学构成而为不同的正整数)。稀释保护气体例如为惰性气体或氮气。含硅原料气体的流量例如为10 50sccm并优选为25sccm，含氮原料气体的流量例如为90 120sccm并优选为107sccm，稀释保护气体的流量例如为200 300sccm并优选264sccm，通入反应气体的时间为30s。通过对腔体抽真空以及控制气体通入流量，使得反应腔内压力被稳定为0.2T以下并优选0.18T以下。在步骤S3中，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料。反应参数包括温度、压力、功率、频率等，其中最重要的是温度和压力。由于温度的升高对于保型性来讲具有提升，但是温度的提升会对其它的工艺有影响，这里的低温是相对于LPCVD形成的SiN薄膜，相对于更低温PEALD所生长的SiN薄膜温度要高，但是PE ALD所形成的SiN薄膜致密性较差，虽然具有高的共型保型性但是不能满足侧墙致密性的需要，所以本发明优选实施例中对腔内加热，使得反应腔内温度(例如晶圆表面温度)控制在200 400°C且优选为260 280°C且最佳为270°C。由实验得知，在270°C既获得较高的致密隔离性能的同时具有好的共型覆盖性。压力的减小能提高等气体分子在腔体的平均自由程产生更多地碰撞从而提高共型覆盖性，因此步骤S3中的压力维持再步骤S2的压力，也即反应腔内压力被稳定为0.2T以下并优选0.18T以下。此外，在控制合适的压力、温度和射频功率情况下，尽可能的降低反应的速率，SP可获得更好的共型覆盖性。因此在本发明优选实施例中，其中PECVD设备的RF低频组分频率为90 188KHz并优选158KHz，高频组分频率为13.56MHz。低频RF的功率为100 150W并优选120W，监控电压为200 400V并优选300V，电流为0.1 1.0A并优选0.41A。可以根据所需薄膜厚度和沉积速率来合理设置反应时间，例如为I 100s。值得注意的是，虽然以上列出了各种可能的实验参数，但是本发明实施例中可以仅控制温度和压力就能解决本发明的技术问题、达到相应的技术效果，进一步控制功率、频率只是为了获得最佳效果、进一步提高共形覆盖率，因此本发明实际不限于对上述具体参数的组合。在步骤S4中，形成薄膜之后，重新对腔体抽真空至小于0.2T并优选小于等于
0.04T的本底真空。随后再次通入稀释保护气体例如惰性气体和氮气完成冷却和气压控制，最后取出晶片。经过多次实验测试，由此得到的氮化硅薄膜的沉积速率可以被控制在
30 ~ 4(U/min且优选为35Mnin。得到的氮化硅薄膜的折射率为1.98 2.15并优选
为2.09。其中，氮化硅薄膜的台阶覆盖率可达到90%以上甚至在96%以上，底部填充率可达到92%以上甚至在98%以上。
此外，对于例如氮氧化物或氧化物构成的侧墙薄膜，也可以采用类似方法控制工艺参数来形成具有良好共型性的薄膜。例如控制温度为200 400°C，控制RF低频频率为106 188KHz，RF高频频率为13.56MHz，腔内本底真空小于等于0.04T。选用的反应气体依照薄膜材质而不同，流量、沉积时腔内压力控制依照薄膜厚度和质量控制需要合理选择。依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能。尽管已参照一个或多个示例性实施例说明本发明，本领域技术入员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
权利要求
1.一种薄膜的制造方法，包括: 步骤Si，清洁腔体、稳定腔体并将晶圆送入腔体中； 步骤S2，通入反应气体以及稀释保护气体，控制反应腔压力小于等于0.2T ； 步骤S3，激发射频，调节功率产生等离子体，在等离子体作用下使得反应气体与晶圆上的材料反应形成薄膜材料，其中控制反应腔温度为200 400°C ； 步骤S4，完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。
2.如权利要求1的方法，其中，腔体为双频容性耦合等离子体平行板式PECVD设备的反应腔。
3.如权利要求1的方法，其中，射频低频频率为90 188KHz、高频频率为13.56MHz。
4.如权利要求3的方法，其中，温度为260 280°C，射频低频频率为158KHz。
5.如权利要求1的方法，其中，在步骤S3中，射频功率为100 150W，监控电压为200 400V,电流为 0.1 1.0A0
6.如权利要求5的方法，其中，在步骤S2中压力小于等于0.18T ;在步骤S3中，射频功率为120W，监控电压为300V，电流为0.41A。
7.如权利要求1的方法，其中，反应气体包括含娃原料气体和含氮原料气体。
8.如权利要求7的方法，其中，含硅原料气体包括硅烷、正硅酸四乙酯及其卤代物，含氮气体包括氨气、氮氧化物，稀释保护气体包括惰性气体、氮气。
9.如权利要求7的方法,其中，含娃原料气体的流量为10 50sccm,含氮原料气体的流量为90 120sccm，稀释保护气体的流量为200 300sccm，通入反应气体的时间为30s。
10.如权利要求1的方法，其中，在步骤SI和步骤S4中，压力小于等于0.04T。
全文摘要
本发明公开了一种薄膜制造方法，包括清洁腔体、稳定腔体并将晶圆送入腔体中；通入反应气体以及稀释保护气体，控制反应腔压力小于等于0.2T；激发射频，产生等离子体，在等离子体作用下使得吸附在晶圆上的反应气体反应形成薄膜材料，其中，控制反应腔温度为200～400℃；完成所需的薄膜厚度生长后，关闭射频，停止通入反应气体，取出晶圆。依照本发明的薄膜制造方法，通过控制PECVD方法及其设备的温度、RF频率以及压力等工艺参数，获得了高台阶覆盖率和高底部填充率的良好共型性薄膜，提高了器件的绝缘隔离性能和增大了侧墙形成工艺干法刻蚀工艺窗口。
文档编号H01L21/285GK103177952SQ20111043369
公开日2013年6月26日 申请日期2011年12月21日 优先权日2011年12月21日
发明者王桂磊 申请人:中国科学院微电子研究所