专利名称：单侧纹理化的方法
技术领域：
本发明涉及晶体半导体衬底(诸如，例如结晶硅衬底)的单侧纹理化的方法。
背景技术：
在光伏工业中所使用的表面纹理化的方法经常是耗时且效率差的。为了获得具有高转换效率的光伏电池，电池的一侧(如，前侧或前表面)优选地被纹理化，同时另一侧(如，后表面)被抛光。前侧被纹理化以充分减少光反射，以使入射光的大部分量由光伏电池所捕捉。后侧被抛光，以使其用用作反射未被吸收而穿透衬底的光(如，红外光)的镜子。被后侧所反射的光可穿过衬底两次，藉此增加被吸收的机会并创建电荷载流子。在高效的硅光伏电池的工业制造工艺中，一般通过湿化学蚀刻的方式纹理化前硅表面。例如，诸如Κ0Η/ΙΡΑ或NaOH/IPA(IPA:异丙醇)基溶液之类的碱基溶液被用于纹理 化单晶硅衬底。对于多晶硅衬底，经常使用HF/HN03混合物用于纹理化。在一般的工业工艺中，从原切硅晶片起始，首先进行锯损伤去除(SDR)步骤，一般在晶片的两侧均移除硅层约10微米厚度。接着，通过湿法蚀刻纹理化两侧，藉此在晶片两侧一般移除约5微米的硅。接着使用一侧抛光工艺(如，其中仅晶片的后侧浸没在蚀刻溶液中的“浮动晶片”工艺)在晶片的后侧上抛光。这引起一般10微米硅的附加的移除。这样的工艺顺序导致硅晶片的一般40微米厚度的减少。这意味着，对于180微米的工业硅晶片厚度而言，硅损失了多于20%。除了硅损失之外，湿法处理特别费时且阻碍了对于要求性价比的光伏电池处理而言所需要的高吞吐量处理。在锯损伤移除之后且在纹理化步骤之前，通过在衬底的后侧上提供掩模层(如，介电层)可减少硅损失。使用这样的方法，硅晶片厚度的减少可被限制为一般25微米。然而，这需要用于提供掩模层的附加工艺步骤。可用于单侧纹理化的另一个方法是等离子体纹理化(干法蚀刻)。尽管这是一个可被成比例放大来增加吞吐量的一侧工艺，但仍然需要湿法蚀刻步骤用于抛光后侧来确保锯损伤的移除。
发明内容
本发明的实施例的目的在于提供纹理化半导体(如，硅)衬底的第一表面并抛光半导体(如，娃)衬底的第二表面的方法，第二表面与第一表面相对，其中所移除的娃的量被限制，例如，小于现有技术方法中的硅的量。通过根据本发明的实施例的方法来完成上述目的。在一个方面，本发明的实施例提供了用于对结晶半导体衬底的单侧纹理化的方法，该方法包括提供衬底，例如，诸如结晶半导体衬底之类的半导体衬底，该衬底包括相对于该衬底彼此相对的第一表面和第二表面；在衬底的第一表面上提供具有随机图案的掩模层；且在抛光溶液中蚀刻衬底，藉此在单个湿法蚀刻步骤中纹理化衬底的第一表面并抛光与第一表面相对的第二表面。该衬底，例如，结晶半导体衬底可例如是结晶娃衬底。根据本发明的实施例的方法的优势在于，因为第二表面的抛光步骤和第一表面的纹理化步骤是在单个步骤中执行的，所以此方法较快。因此，根据本发明的实施例的方法可例如相比现有技术的方法耗时更少，因此允许更高吞吐量和更高性价比的光伏电池处理。提供半导体衬底可包括提供具有未抛光或粗糙的第一和/或第二表面的衬底，如半导体衬底。例如，该衬底可以是原切硅晶片，通过例如从锭上线锯衬底而获得的。这具有衬底的预先处理被减少或完全不需要的优势。在其中从经抛光的晶片起始的情况下，可首先进行较短的现有技术的纹理化步骤，例如像现有技术纹理化工艺中所用的一样使用KOH/IPA,从而原本被抛光的表面变得粗糙。现有技术的纹理化步骤可维持得刚好足以创建一些表面粗糙度那么长。而不需要维持用以提供如对于例如光伏电池所需要的良好的表面纹理化那么长。在这个现有技术的纹理化步骤之后，可进行根据本发明的实施例的方法，在不需要在进行根据本发明的实施例的纹理化步骤之前在衬底的后侧上提供掩模层的情况下，导致经抛光的后表面和经纹理化的前表面。在第一表面上提供具有随机图案的掩模层，S卩，具有随机分布特征的掩模层，可包括在第一表面上提供粘合层并接着移除该粘合层，藉此在第一表面上留下粘合层的 随机分布的痕迹。粘合层例如可以是有机粘合层。在特定实施例中，粘合层可以是粘合带。这个加工方法非常简单且并不很耗时。然后粘合层可例如从卷装片(roll-to-roll sheet)提供。从衬底的第一表面移除粘合层可包括将粘合层的痕迹留在衬底的第一表面上。这些痕迹可以随机图案留下。在特定实施例中，在第一表面已经显示出一些粗糙度之处，随机图案可相关联于衬底的粗糙度。可选地，提供具有随机图案的掩模层可包括在第一表面上喷涂掩模层。根据又一个可选实施例，提供具有随机图案的掩模层可包括通过滚筒的方式提供掩模层。还可使用本领域技术人员已知的且适于获得所期望的特征的用于提供具有随机图案的掩模层的任何其他方法。在衬底的第一表面上提供粘合层可包括室温下在衬底第一表面上提供粘合层。在抛光溶液中蚀刻衬底可例如包括在诸如NaOH基抛光溶液或KOH基抛光溶液(例如，NaOH:H20或K0H:H20溶液)之类的碱性溶液中蚀刻衬底。NaOH浓度或KOH浓度可在5%到45%范围内，如，在10%到40%范围内，例如在15%到30%范围内。可在例如60。C到95° C，例如在70° C到90° C之间的温度下进行在抛光溶液中蚀刻衬底。可在I分钟到45分钟，例如在2分钟到30分钟，例如在2分钟到10分钟的蚀刻时间内进行在抛光溶液中蚀刻衬底。由于在衬底的后侧上没有掩模层，蚀刻步骤导致被抛光的后侧。由于在衬底前侧的随机掩模层的存在，蚀刻步骤导致纹理化的前侧，如，被随机纹理化的前侧。由于蚀刻时间并不很长，由蚀刻引起的衬底材料的移除受限，且在蚀刻步骤过程中衬底的厚度可被减少少于20%，例如，少于10%。因此，可使用较薄的晶片起始，导致材料耗费的减少。在第二方面，本发明提供了根据本发明的第一方面的实施例的方法制造的单侧纹理化的衬底。本发明还提供了包括根据本发明的实施例的单侧纹理化的衬底的光伏电池。为了简述本发明以及相对于现有技术而实现的优势，本文已经如上描述了本发明的特定目的和优势。当然，可理解的是根据本发明的任何特定实施例并不是必定要实现本发明的所有这些目的或优势。因此，例如，本领域技术人员将理解，本发明可用这样的方式体现或实现实现或优化如此处教导的一项优势或一组优势，而不必要实现如此处可被教导或建议的其他目的或优势。进一步，可理解的是这个概述仅仅是示例且并不意在限制所要求保护的本发明的内容。关于组织和操作方法两者的本发明，连同其特征和优势一起，通过结合附图
而阅读参考以下详细描述可被最好地理解。在所附独立和从属权利要求中陈述了本发明的特定及优选方面。从属权利要求的特征可按照需要且不仅仅如权利要求书中所明确陈述地与独立权利要求的特征以及与其它附属权利要求的特征组合。附图简述图I示意性地示出根据本发明的实施例的方法。图2示出在通过不同纹理化方法获得的纹理化的硅表面处测得的反射率。图3示出在使用不同纹理化方法的单侧纹理化的衬底上制造的光伏电池的短路电流密度Js。。
图4示出在使用不同纹理化方法的单侧纹理化的衬底上制造的光伏电池的开路
电压V。。。图5示出在使用不同纹理化方法的单侧纹理化的衬底上制造的光伏电池的填充因数FF。图6示出在使用不同纹理化方法的单侧纹理化的衬底上制造的光伏电池的能量
换转效率Eff。附图只是示意性的，而非限制性的。在附图中，出于说明的目的，一些元件的大小可能被放大，而不是按比例描绘的。权利要求中的任何附图标记都不解释为范围的限制。 在不同的附图中，相同的附图标记指代相同或相似的元件。说明性实施例的详细描述在以下详细描述中，阐述众多特定细节以提供对本发明以及其可如何在特定实施方式中实施的透彻理解。然而，将理解，本发明的实施例在没有这些特定细节的情况下也可以实施。在其它情形中，众所周知的方法、程序和技术并未进行详细描述以免混淆本发明。虽然将针对特定实施方式并参考特定附图描述本发明，但本发明不限于此。本文中所包括和描述的附图是示意性的且不限制本发明的范围。此外，说明书和权利要求中的术语第一、第二和第三等用于区别类似的元件，而不一定用于描述时间、空间、排列或任何其他方式的先后顺序。可以理解，在适当的情况下，如此使用的术语是可互换的，本文所描述的本发明实施例能够以与本文所描述的或所示出的顺序不同的其他顺序来操作。此外，本说明书和权利要求书中的术语“顶部”、“底部”、“上方”、“下方”等用于描述性目的，而不一定用于描述相对位置。可以理解，在适当的情况下，如此使用的术语是可互换的，本文所描述的本发明的各实施例能够以与本文所描述的或所示出的朝向不同的其他朝向来操作。注意，权利要求书中所使用的术语“包括”不应当被解释为局限于其后所列出的手段，它并不排除其它元件或步骤。因而，它应当被解释为指定存在所引用的所述特征、整体、步骤或组件，但并不排除存在或附加一个或多个其它特征、整体、步骤或组件或者其组合。由此，“一种设备，包括装置A和B的”的表达范围不应限于只由组件A和B组成的设备。
在本发明的上下文中，光伏电池的前表面、前侧、第一表面或第一侧是适于被取向面向光源并因此用于接收照明的表面或侧。光伏电池的背表面、背侧、后表面、后侧、第二表面、或第二侧是相对于形成光伏电池的衬底，与前表面相对的表面或侧。在本发明的上下文中，背表面、背侧、后表面、后侧、第二表面、或第二侧是适于反射未被吸收地穿透衬底的光的光伏电池的表面或侧。进一步，在本发明的上下文中，光伏电池衬底的前表面、前侧、第一表面、或第一侧是适于被取向面向光源的衬底的表面或侧。光伏电池衬底的背表面、背侧、后表面、后侧、第二表面、或第二侧是与衬底的前表面相对的表面或侧。本发明的实施例提供用于纹理化衬底(如，诸如例如硅衬底之类的半导体衬底)的第一表面并抛光衬底的第二表面的方法，第二表面与第一表面相对。根据本发明的实施例的方法是基于湿法蚀刻工艺。根据本发明的实施例的方法的优势在于，诸如例如被移除的硅之类的半导体材料的量小于用于前侧纹理化和后侧抛光的基于现有技术的湿法蚀刻的方法中的量。进一步，本发明的方法相比现有技术方法耗时较少，因此允许更高的吞吐量和更高性价比的光伏电池处理。提供了用于结晶半导体衬底(诸如结晶硅衬底)的单侧纹理化的方法。本发明的方法包括提供结晶半导体衬底，如，结晶硅衬底；在半导体衬底的第一表面上提供具有随 机图案的掩模层；且在抛光溶液中蚀刻衬底，藉此在单个湿法蚀刻步骤中纹理化衬底的第一表面并抛光与第一表面相对的第二表面。提供结晶半导体衬底可包括提供具有未抛光或粗糙的第一表面的半导体衬底。例如，该衬底可以是原切硅晶片。提供具有随机图案的掩模层可包括在第一表面上提供粘合层并随后移除该粘合层，藉此在第一表面上留下粘合层的随机分布的痕迹。可选地，提供具有随机图案的掩模层可包括在第一表面上喷涂掩模层。可使用本领域技术人员已知的用于提供随机掩模层的任何其他方法。在抛光溶液中蚀刻晶片可例如包括在诸如NaOH基抛光溶液或KOH基抛光溶液之类的碱性抛光溶液中蚀刻晶片。图I中示意地示出了根据本发明的示例性实施例的方法。提供诸如半导体衬底(如，硅晶片10)之类的衬底10作为起始材料，该衬底具有第一表面12和相对衬底与第一表面12相对的第二表面14。第一表面12和第二表面14可以是粗糙的、未抛光的表面。例如，可使用例如通过从半导体(如，硅)锭线锯获得的半导体(如，硅)原切晶片。这样的原切半导体(如，硅)晶片的表面是粗糙的且受到杂质(如，来自在获取晶片步骤(线锯)过程中使用的浆和金属线的金属杂质)污染。在根据本发明的实施例的方法的第一步骤中，在图I (a)中示出，在衬底10的第一表面12上提供掩模层。在特定实施例中，如图I中所示，掩模层，可以是提供在衬底(如，粗糙硅晶片10)的第一表面12上的诸如例如有机粘合层或粘合带之类的粘合层20。可在室温下提供掩模层，如，粘合层20。使用这样的粘合层20 (如，粘合带)的优势在于其可快速且低成本地被提供。例如，粘合层可从卷装片提供到晶片，晶片例如被保持在真空中。粘合滚筒可提供足够压力来获得晶片表面上的良好覆盖率。在下一个步骤中，掩模层被提供随机图案。在图I (a)所示的实施例中，掩模层是粘合层，且在图I (b)所示的步骤中，粘合层被移除，藉此将粘合层的痕迹21留在衬底(如，原切硅晶片10)的第一表面12上。这些痕迹形成不规则或随机的图案，如，相关联于粗糙衬底(如，原切娃表面)的粗糙度。例如,可使用卷对卷工艺(roll-to-roll process)用于提供粘合层并随后马上移除粘合层。
接着在抛光溶液(诸如例如碱性抛光溶液，如，包括NaOH或KOH的溶液)中蚀刻晶片。例如，可使用NaOH = H2O或KOH = H2O溶液，其中NaOH浓度或KOH浓度在5%到45%，如在10%到40%，如在15%到30%范围内。蚀刻温度可例如在60° C到95° C，例如在70° C到90° C之间。蚀刻时间可例如在I分钟到45分钟，如在2分钟到30分钟，如在2分钟到10分钟范围内。例如，可在80°C的温度下，以5分钟的蚀刻时间使用在H2O中的20%重量比的NaOH或Κ0Η。可使用对于本领域技术人员而言已知的其他蚀刻溶液和蚀刻参数。由于被图案化的掩模层的掩模效果，如，衬底(如，硅晶片10)的第一表面12处的所留下的痕迹，这个蚀刻步骤得到如图I (c)中所示的纹理化的前表面。由于在晶片10的第二表面14上不存在这样的图案化的掩模层(如痕迹)，第二表面14被抛光且锯损伤可被减少或甚至完全移除。此外，蚀刻步骤可同时还导致随机掩模的移除。相比于现有技术的工艺，由于在单个湿法蚀刻步骤中锯损伤移除、前表面纹理化 和后表面抛光的组合，本发明的实施例的工艺可导致处理时间大幅减少多于50%，例如多于70%。此外，相比于现有技术工艺中移除的衬底材料(如，硅)的量，被移除的衬底材料(如，娃)的量一般可被减少50%。一般,在根据本发明的实施例中，移除约15微米的衬底材料(如，硅)。在根据本发明的实施例的方法中，可使用原切晶片的自然粗糙度用作一侧上的掩模材料的分布。粗糙度允许掩模效果局部化。所提出的技术已经被应用在20Cz_Si (156cm2)晶片上。该晶片已经使用用于高效光伏电池的先进工业工艺流而加工过。该Cz晶片具有10hm-cm的电阻率和150微米的起始厚度。使用12. 5cmxl2. 5cm(衬底面积156cm2)的正方形晶片。原切晶片被加热至50°C，且在晶片的第一表面上提供有机掩模材料。可施加压力辊以确保充分的覆盖率。接着在室温下移除粘合剂。然后在80°C下，在1: 5Na0H:H20蚀刻溶液中进行湿法蚀刻步骤达4. 5分钟。这个湿法蚀刻步骤移除了锯损伤和污染物，且同时提供了晶片的前侧纹理化和后侧抛光。此外，该湿法蚀刻步骤移除了有机掩模材料的痕迹。为了进行比较，可测量不同地纹理化的半导体表面的反射曲线。作为示例，在图2中示出不同地纹理化的单晶硅表面的所测得的反射曲线。在用本发明的实施例的工艺获得的纹理化的表面处的反射系数(上曲线，“新”)与在使用基于Κ0Η/ΙΡΑ的溶液的、如现有技术中所描述的随机金字塔工艺纹理化的表面处的反射系数(图2中的下曲线，“RP”)比较，并与在使用由RENA提供的工业工艺纹理化的表面处的反射系数(图2中间的曲线“RENA”)比较。对用根据本发明的实施例的方法纹理化的硅表面而示出的结果是基于在20个不同晶片上的测量，其中在每个晶片上有9个测量点。“RP”和“RENA”结果是基于每个2个晶片上的测量，其中每个晶片上有9个测量点。相比于“RP”和“RENA”晶片的根据本发明实施例的方法纹理化的晶片的反射率中更大的展布可涉及通过提供随机掩模的粘合剂的晶片的非均匀覆盖率。这些结果示出在用根据本发明的实施例的方法纹理化的硅表面处的反射率充分低在从425nm到750nm波长范围内在14%到20%之间。在进行根据本发明的实施例的蚀刻步骤用于前侧纹理化和后侧抛光后，在所描述的示例中在氯化氢溶液中中和晶片。接着，该晶片被清洁并在所描述的示例中例如通过使用基于标准60ohm/Sq P0C13#散工艺在前侧形成发射极。然后，在所描述的示例中使用本地Al-BSF (背表面电场)和介电Si02/SiN层叠，后表面被钝化。在前侧上，例如通过PECVDSiN，提供抗反射涂层，在所描述的示例中例如是SiN防反射涂层。在后侧上进行点阵列图案的激光消融用于提供穿过介电层叠的通孔。在后侧上沉积铝用于形成后侧金属/半导体触片，且在前侧上丝网印刷银胶用于形成前侧金属/半导体触片。最后，在带式炉中进行共烧步骤来确保在前侧上的欧姆接触以及在介电层叠的开口区域中的本地BSF。电池结果图示于图3到6。对于使用根据本发明的实施例的方法纹理化的电池和对于使用现有技术的随机金字塔工艺(“RP”)纹理化的电池而示出短路电流密度Js。(图3)、开路电压V。。(图4)、填充因数FF (图5)和能量转换效率Eff (图6)。如图3中所示，使用根据本发明的实施例的方法纹理化的光伏电池的短路电流密度Js。等于或略好于用现有技术方法纹理化的电池的短路电流密度Js。。根据本发明的实施例纹理化的电池所获得的良好的填充因数FF和良好的开路电压V。。示出获得了良好接触的同时而还获得了良好的表面 钝化。实现了 17. 5%的平均能量转换效率，最高效率是18. 4%。在图3到图6中，还对于两个测试组(现有技术设备和根据本发明的实施例的设备)都示出了 student t检验(T检验)结果。student t检验是示出数据组在统计学上是否有差异的方法。在所示结果中，圆圈彼此重叠，意味着有95%的机会两个数据组之间的差异是可忽略的。因此，根据本发明的实施例的方法和现有技术的方法在统计学上获得了相同的结果。虽然已在附图和上文的描述中对本发明详细说明和描述，这些说明和描述旨在被认为是说明性的或者示例性的，而非限制性的。本发明不限于所披露的实施例。通过对附图、公开内容以及所附权利要求的研究，本领域普通技术人员在实施所要求保护的发明时可理解和实现所公开实施例的其他变型。在权利要求中，‘包括’ 一词不排除其他要素或者步骤，并且不定冠词‘a’或‘an’不排除复数形式。在相互不同的从属权利要求中描述了特定措施的事实并不意味着这些措施的组合不能用于产生良好效果。权利要求中的任何附图标记都不应解释为范围的限制。上述描述细节化了发明的特定实施例。可理解的是，然而，不管在上述文本中有多详细，可以很多方式实践本发明。应该注意的是，在描述本发明的特定特征或方面时所使用的特定术语不应该被认为是暗示了该术语是此处被重新定义来限制为包括与本术语相关联的本发明的特征或方面的任何特定特性。
权利要求
1.-用于衬底的单侧纹理化方法，所述方法包括 -提供衬底(10)，所述衬底包括相对于所述衬底(10)而言彼此相对的第一表面(12)和第二表面(14)； -在所述衬底(10)的所述第一表面(12)上提供具有随机图案的掩模层(21 )，和 -在抛光溶液中蚀刻所述衬底(10)， 其中在抛光溶液中蚀刻所述衬底(10)包括在单个蚀刻步骤中纹理化所述衬底(10)的第一表面(12)并抛光所述衬底(10)的第二表面(14)。
2.-如权利要求I所述的方法，其特征在于，提供衬底(10)包括提供结晶半导体衬底。
3.-如前述任一权利要求所述的方法，其特征在于，提供衬底(10)包括提供衬底(10)， 该衬底(10)的第一表面(12)和/或第二表面(14)是未抛光和/或粗糙的表面。
4.-如前述任一权利要求所述的方法，其特征在于，在所述衬底(10)的所述第一表面(12)上提供具有随机图案的掩模层(21)包括 -在所述衬底(10)的所述第一表面(12)上提供粘合层(20)，和 -从所述衬底(10)的所述第一表面(12)移除所述粘合层(20)。
5.-如权利要求4所述的方法，其特征在于，提供粘合层(20)包括提供粘合带。
6.-如权利要求4或5所述的方法，其特征在于，在所述衬底(10)的所述第一表面(12)上提供粘合层(20)包括在室温下在所述衬底(10)的所述第一表面(12)上提供粘合层(20)。
7.-如权利要求4到6中任一项所述的方法，其特征在于，在所述衬底(10)的所述第一 表面(12 )上提供粘合层(20 )包括从卷装片提供所述粘合层(20 )。
8.-如权利要求4到7中任一项所述的方法，其特征在于，从所述衬底(10)的所述第一表面(12)移除所述粘合层(20)包括在所述衬底(10)的所述第一表面(12)上留下所述粘合层(20)的痕迹。
9.-如权利要求8所述的方法，其特征在于，从所述衬底(10)的所述第一表面(12)移除所述粘合层(20)包括留下形式为随机图案的粘合层的痕迹。
10.-如权利要求I到3中任一项所述的方法，其特征在于，在所述衬底(10)的所述第一表面(12)上提供具有随机图案的掩模层(21)包括在所述第一表面(12)上喷涂掩模层。
11.-如前述任一权利要求所述的方法，其特征在于，在抛光溶液中蚀刻所述衬底(10)包括在碱性抛光溶液中蚀刻所述衬底(10)。
12.-如前述任一权利要求所述的方法，其特征在于，在抛光溶液中蚀刻所述衬底(10)包括在60°C到95°C之间、例如在70° C到90° C之间的温度下在抛光溶液中蚀刻所述衬底(10)。
13.-如前述任一权利要求所述的方法，其特征在于，在抛光溶液中蚀刻所述衬底(10)包括以I分钟到45分钟之间、例如在2分钟到30分钟之间、例如在2分钟到10分钟之间的蚀刻时间在抛光溶液中蚀刻所述衬底(10)。
全文摘要
用于结晶半导体衬底(10)的单侧纹理化的方法，该方法包括提供衬底(10)，例如半导体衬底，其包括相对于衬底(10)而言彼此相对的第一表面(12)和第二表面(14)；在衬底(10)的第一表面(12)上提供具有随机图案的掩模层(21)；且在抛光溶液中蚀刻衬底(10)，藉此在单个湿法蚀刻步骤中纹理化衬底(10)的第一表面(12)并抛光第二表面(14)。
文档编号H01L31/0236GK102822990SQ201180009272
公开日2012年12月12日 申请日期2011年2月11日 优先权日2010年2月11日
发明者V·普拉贾巴蒂, J·约翰 申请人:Imec公司, 鲁汶天主教大学