专利名称：双大马士革结构介电质膜刻蚀成型工艺的方法
技术领域：
本发明涉及半导体器件技术领域，尤其涉及一种双大马士革结构介电质膜刻蚀成型工艺的方法。
背景技术：
目前，铜互连工艺领域中采用双大马士革结构的介电质膜刻蚀成型工艺通常为VFTL (Via First Trench Last, VFTL)工艺。请参阅图6 (a)、图6 (b)，图7，图8所述VFTL工艺包括三段工艺第一段工艺第一接触孔2曝光显影和刻蚀成型工艺；具体地，在所述第一刻蚀阻挡层21上依次沉积第一介电常数薄膜22、介质缓冲层23，以及上覆层24，并曝光、显影光阻 层25，获得所述第一接触孔图案26。第二段工艺光刻胶3涂布和回刻工艺；第三段工艺互连沟槽4曝光显影和刻蚀成型工艺。请参阅图9,图9所不为现有工艺刻蚀结束后的俯视图。显然地，所述传统工艺制备具有第一接触孔2和所述互联沟槽4的双大马士革结构需要进行两次光刻工艺和三次干刻工艺，并在所述光刻胶3涂布和回刻工艺后为了改善晶片的污染等级需要进行必要的晶片背面清洗工艺。所述传统工艺流程繁杂、操作耗时，而且降低半导体生产工艺机台的产能，效率低下，最终导致昂贵的半导体生产设备性价比偏低，生产成本加大，限制半导体工业的发展。如何能合理的对生产环节进行优化，并很大程度的降低生产成本，同时能够提高生产效率是本行业亟待解决的问题。故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了发明一种双大马士革结构介电质膜刻蚀成型工艺的方法。
发明内容
本发明是针对现有技术中，传统的双大马士革结构需要进行两次光刻工艺和三次干刻工艺，并在所述光刻胶涂布和回刻工艺后为了改善晶片的污染等级需要进行必要的晶片背面清洗工艺，所述传统工艺流程繁杂、操作耗时，而且降低半导体生产工艺机台的产能，效率低下，最终导致昂贵的半导体生产设备性价比偏低，生产成本加大，限制半导体工业的发展等缺陷，提供一种双大马士革结构介电质膜刻蚀成型工艺的方法。为了解决上述问题，本发明提供一种双大马士革结构介电质膜刻蚀成型工艺的方法，所述方法包括执行步骤SI :提供介质材料衬底,并在所述介质材料衬底上形成所述介电质膜，所述介电质膜自所述介质材料衬底向外依次包括低介电常数薄膜、介质缓冲层、上覆层；执行步骤S2 :在所述介电质膜的上覆层之异于所述介质材料衬底的表面沉涂覆第一光阻，并曝光、显影形成所述接触孔图案，进而通过刻蚀成型工艺制备所述接触孔；执行步骤S3 :在具有所述接触孔的介电质膜上涂布第二光阻；
执行步骤S4 :在所述第二光阻上涂覆第三光阻，并曝光、显影形成所述沟槽图案，进而通过刻蚀成型工艺制备所述沟槽。可选的，所述介质材料衬底与所述低介电常数薄膜之间设置刻蚀阻挡层。可选的，所述第二光阻在所述第三光阻形成沟槽图案的曝光、显影过程中不被损伤。可选的，所述第二光阻涂布工艺的控制包括但不限于所述光阻材质、旋涂速度以
及温度。可选的，所述刻蚀阻挡层为氮掺杂的碳化硅。可选的，所述介电常数薄膜为二氧化硅。
可选的，所述介质缓冲层为氮化硅。可选的，所述上覆层为二氧化硅。综上所述，通过本发明所述双大马士革结构介电质膜刻蚀成型工艺的方法不仅可以提高设备产能，减少设备耗损，而且优化生产工艺，提高生产效率，降低生产成。
图I所示为本发明双大马士革结构介电质膜刻蚀成型工艺的方法流程图；图2 (a)所示为本发明所述介质材料衬底上沉积所述介电质膜并形成所述接触孔图案的结构不意图；图2 (b)所示为本发明所述介质材料衬底上沉积所述介电质膜并形成所述接触孔的结构不意图；图3所示为本发明所述具有接触孔的介电质膜表面涂覆第二光阻的结构示意图；图4所示为本发明所述第二光阻上涂覆第三光阻并形成沟槽图案的结构示意图；图5所示为本发明所述具有接触孔和沟槽的所述双大马士革结构的示意图；图6 Ca)所示为现有工艺中第一接触孔图形的结构示意图；图6 (b)所示为现有工艺中第一接触孔的结构示意图；图7所示为现有工艺中光刻胶涂布的结构示意图；图8所示为现有工艺中光刻胶回刻的结构示意图；图9所示为现有工艺刻蚀结束后的俯视图。
具体实施例方式为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。请参阅图1，图I所示为本发明双大马士革结构介电质膜刻蚀成型工艺的方法流程图。所述双大马士革结构介电质膜刻蚀成型工艺的方法，包括以下步骤执行步骤SI :提供介质材料衬底,并在所述介质材料衬底上形成所述介电质膜；所述介电质膜自所述介质材料衬底向外依次包括低介电常数薄膜、介质缓冲层、上覆层。在本发明中，优选的，所述介质材料衬底与所述低介电常数薄膜之间设置刻蚀阻挡层。
执行步骤S2 :接触孔曝光、显影、刻蚀成型；在所述介电质膜的上覆层之异于所述介质材料衬底的表面沉涂覆第一光阻，并曝光、显影形成所述接触孔图案，进而通过刻蚀成型工艺制备所述接触孔。执行步骤S3 :在具有所述接触孔的介电质膜上涂布第二光阻，所述第二光阻涂布工艺的控制包括但不限于所述光阻材质、旋涂速度以及温度；执行步骤S4 :在所述第二光阻上涂覆第三光阻，并曝光、显影形成所述沟槽图案，进而通过刻蚀成型工艺制备所述沟槽；所述第二光阻在所述第三光阻形成沟槽图案的曝光、显影过程中不被损伤。请参阅图2 (a)、图2 (b)、图3、图4、图5，并结合参阅图1，图2 (a)所示为本发明所述介质材料衬底上沉积所述介电质膜并形成所述接触孔图案的结构示意图。图2 (b)所示为本发明所述介质材料衬底上沉积所述介电质膜并形成所述接触孔的结构示意图。图 3所示为本发明所述具有接触孔的介电质膜表面涂覆第二光阻的结构示意图。图4所示为本发明所述第二光阻上涂覆第三光阻并形成沟槽图案的结构示意图。图5所示为本发明所述具有接触孔和沟槽的所述双大马士革结构的示意图。本发明中，所述双大马士革结构介电质膜刻蚀成型工艺的方法，包括以下步骤执行步骤SI :提供介质材料衬底(未图示)，并在所述介质材料衬底上形成所述介电质膜I ;所述介电质膜I自所述介质材料衬底向外依次包括低介电常数薄膜11、介质缓冲层12、上覆层13。在本发明中，优选的，所述介质材料衬底与所述低介电常数薄膜11之间设置刻蚀阻挡层10。所述刻蚀阻挡层10为氮掺杂的碳化硅。所述介电常数薄膜11为二氧化硅。所述介质缓冲层12为氮化硅。所述上覆层13为二氧化硅。执行步骤S2 :接触孔14曝光、显影、刻蚀成型；在所述介电质膜I的上覆层13之异于所述介质材料衬底的表面沉涂覆第一光阻15，并曝光、显影形成所述接触孔图案141，进而通过刻蚀成型工艺制备所述接触孔14，所述刻蚀工艺停止在所述刻蚀阻挡层10上。执行步骤S3 :在具有所述接触孔10的介电质膜I上涂布第二光阻16，所述第二光阻16的涂布工艺控制因素包括但不限于所述第二光阻16的材质、旋涂速度以及温度；执行步骤S4 :在所述第二光阻16上涂覆第三光阻17，并曝光、显影形成所述沟槽图案18，进而通过刻蚀成型工艺制备所述沟槽181 ;所述第二光阻16在所述第三光阻17形成沟槽图案18的曝光、显影过程中不被损伤。明显地，通过本发明所述双大马士革结构介电质膜刻蚀成型工艺的方法制备所述具有接触孔和通孔的双大马士革结构仅需要进行步骤S2和步骤S4中的两次光刻和两次刻蚀工艺。与现行的工艺流程相比，本发明所述双大马士革结构介电质膜刻蚀成型工艺的方法可以有效的减少光刻工艺次数，降低生产成本。另外，使用本发明所述的双大马士革结构介电质膜刻蚀成型工艺的方法可以省却传统工艺中光刻胶回刻工艺中所必须的晶片背面清洗工艺，提高生产效率。综上所述，本发明所述双大马士革结构介电质膜刻蚀成型工艺的方法不仅可以提高设备产能，减少设备耗损，而且优化生产工艺，提高生产效率，降低生产成本。本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖 这些修改和变型。
权利要求
1.一种双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述方法包括执行步骤SI :提供介质材料衬底，并在所述介质材料衬底上形成所述介电质膜，所述介电质膜自所述介质材料衬底向外依次包括低介电常数薄膜、介质缓冲层、上覆层； 执行步骤S2 :在所述介电质膜的上覆层之异于所述介质材料衬底的表面沉涂覆第一光阻，并曝光、显影形成所述接触孔图案，进而通过刻蚀成型工艺制备所述接触孔； 执行步骤S3 :在具有所述接触孔的介电质膜上涂布第二光阻； 执行步骤S4 :在所述第二光阻上涂覆第三光阻，并曝光、显影形成所述沟槽图案，进而通过刻蚀成型工艺制备所述沟槽。
2.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述介质材料衬底与所述低介电常数薄膜之间设置刻蚀阻挡层。
3.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述第二光阻在所述第三光阻形成沟槽图案的曝光、显影过程中不被损伤。
4.如权利要求3所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述第二光阻涂布工艺的控制包括但不限于所述光阻材质、旋涂速度以及温度。
5.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述刻蚀阻挡层为氮掺杂的碳化硅。
6.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述介电常数薄膜为二氧化硅。
7.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述介质缓冲层为氮化硅。
8.如权利要求I所述的双大马士革结构介电质膜刻蚀成型工艺的方法，其特征在于，所述上覆层为二氧化硅。
全文摘要
一种双大马士革结构介电质膜刻蚀成型工艺的方法，包括执行步骤S1提供介质材料衬底，并在所述介质材料衬底上形成所述介电质膜；执行步骤S2在所述介电质膜的上覆层之异于所述介质材料衬底的表面沉涂覆第一光阻，并曝光、显影形成所述接触孔图案，进而通过刻蚀成型工艺制备所述接触孔；执行步骤S3在具有所述接触孔的介电质膜上涂布第二光阻；执行步骤S4在所述第二光阻上涂覆第三光阻，并曝光、显影形成所述沟槽图案，进而通过刻蚀成型工艺制备所述沟槽。通过本发明所述双大马士革结构介电质膜刻蚀成型工艺的方法不仅可以提高设备产能，减少设备耗损，而且优化生产工艺，提高生产效率，降低生产成本。
文档编号H01L21/768GK102800626SQ201210293370
公开日2012年11月28日 申请日期2012年8月16日 优先权日2012年8月16日
发明者黄海 申请人:上海华力微电子有限公司