专利名称：Cmos 集成电路和放大电路的制作方法
技术领域：
本发明涉及一种互补型金属氧化物半导体(CMOS)集成电路和放大电路。
背景技术：
在诸如移动电话的无线通信系统或无线数据通信设备中，在信号接收端安装有用于将所接收到的信号放大的放大电路。可以提供低噪声放大器(LNA)作为放大电路的示例。LNA在尽可能地减小电路本身产生的噪声的同时，将信号放大，并且是设置在无线信号接收电路的前端上的必要电路。以互补型金属氧化物半导体(CMOS)来实现LNA以降低LNA的价格，使得对这样的LNA的需求正在与日俱增。另外，鉴于LNA的本来的功能，通常要求噪声指数(NF)减小、具有高线性度以及能够消除干扰波。此外，当以CMOS来实现LNA时，通常采用绝缘体上硅(SOI)基板(请参见相关领域文献)。因为由于基板的高电阻而使得具有高Q值的电感器或晶体管具有相对较低的寄生电阻，因此SOI基板适合用于LNA电路。此外，其中体电位由于低寄生电容而变得不固定的所谓的浮体型MOS晶体管被经常用作采用SOI基板的CMOS LNA的输入晶体管。然而，由于绝缘体上硅(SOI)基板特有的翘曲(kink)现象，使得难以实现浮体型金属氧化物半导体(MOS)晶体管的高线性度。翘曲现象是电流相对于漏电压的非线性现象。因此，为了提高低噪声放大器(LNA)的性能，当LNA电路形成于SOI基板上时，需要避免此非线性现象。即便是在LNA电路通过采用体CMOS工艺来形成的情况下，也需要避免NF特性的劣化以及实现高线性度。[相关领域文献]日本专利特开2009-207030号公报。
发明内容
本发明的一方面提供了能够在LNA电路形成于SOI基板上或通过采用体CMOS工艺来形成LNA电路时，避免噪声指数(NF)特性的劣化并实现相对高的线性度的CMOS集成电路和放大电路。根据本发明的一方面，提供一种互补型金属氧化物半导体(CMOS)集成电路，包括:场效应晶体管，具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极，其中，场效应晶体管形成于绝缘体上硅(SOI)基板上，且体电位和低于源电位的电位之间的连接是通过电阻元件形成的。在此，利用电阻元件的电阻值，体端子和栅极端子之间的寄生电容可以不受源极端子和栅极端子之间的寄生电容的影响。电阻元件的电阻值可以是满足以下式子I的R值的10倍。
权利要求
1.一种互补型金属氧化物半导体(CMOS)集成电路，包括:场效应晶体管，所述场效应晶体管具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极， 所述场效应晶体管形成于绝缘体上硅(SOI)基板上，并且体电位与低于源电位的电位之间的连接是通过电阻元件来形成的。
2.根据权利要求1所述的CMOS集成电路，其中，利用所述电阻元件的电阻值，体端子和栅极端子之间的寄生电容不影响源极端子和栅极端子之间的寄生电容。
3.根据权利要求2所述的CMOS集成电路，其中，所述电阻元件的电阻值是满足以下式子I的R值的10倍，
4.根据权利要求1所述的CMOS集成电路，其中，所述电阻元件的电阻值是1kΩ以上。
5.一种CMOS集成电路，包括:场效应晶体管，所述场效应晶体管具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极， 其中，所述场效应晶体管是通过体CMOS工艺形成的三阱式场效应晶体管，且P-阱电位与低于源电位的电位之间的连接是通过电阻元件形成的。
6.根据权利要求5所述的CMOS集成电路，其中，利用所述电阻元件的电阻值，P阱端子和栅极端子之间的寄生电容不影响源极端子和栅极端子之间的寄生电容。
7.根据权利要求5所述的CMOS集成电路，其中，所述电阻元件的电阻值是1kQ以上。
8.—种放大电路，包括权利要求1至7中任一项所述的CMOS集成电路。
全文摘要
本文提供了一种能够在LNA电路形成于SOI基板上或采用体CMOS工艺形成LNA电路的情况下，避免NF特性的劣化并且实现高线性度的CMOS集成电路和放大电路。该CMOS集成电路包括场效应晶体管，具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极，其中，场效应晶体管形成于SOI基板上，且体电位和低于源电位的电位之间的连接是通过电阻元件形成的。通过采用这种CMOS集成电路可避免NF特性劣化并实现高线性度。
文档编号H01L29/78GK103138746SQ201210357208
公开日2013年6月5日 申请日期2012年9月21日 优先权日2011年11月21日
发明者村上忠正 申请人:三星电机株式会社