集成电路连接器存取区域及其制造方法

集成电路连接器存取区域及其制造方法
【专利摘要】本发明公开了一种集成电路连接器存取区域及其制造方法。集成电路装置的连接器存取区域包括一组朝一第一方向延伸的平行导体以及多个层间连接器。这些导体包括一组位于不同导体上的导电接触区域，这些导电接触区域定义一接触平面，导体延伸在接触平面下方。一组接触区域定义一条与第一方向夹出一斜角(例如小于45°或5°至27°)的线。层间连接器是与接触区域电性接触，并延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，但与邻接于接触区域的导电体电性地隔离，层间连接器是与接触区域电性接触。此组平行导体可包括一组导电层，其中接触平面大致垂直于导电层。
【专利说明】集成电路连接器存取区域及其制造方法
【技术领域】
[0001]本发明是关于光刻技术与光刻掩模技术，尤其是一种集成电路装置的连接器存取区域及一种与一集成电路装置一起使用的方法，该方法用以建立多个与该组平行导体电性接触的层间连接器。
【背景技术】
[0002]集成电路的尺寸持续变得更小，以便配合一既定面积中的更多电路。多层集成电路已经使在一组平行导电层中的导电层的宽度，以及分离导电层的介电层的宽度缩小。然而，关于层间连接器(包括接触个别的导电层的插塞及通道)的侧向尺寸或直径常常是足够大的，以能使单一层间连接器接触两个邻近的导电层的可能性已经变成一项问题。虽然已因应于此关键所在来设计各种机构，但是没有一种对于所有情况而言都是理想的。举例而言，请参见下述共同审理中的美国专利申请案号:13/049，303，其申请日为2011年3月16日，名称为「供具有叠层接触层的IC装置用的减少的掩模数目」；及13/114,931，申请日为2011年5月24日，名称为「多层连接构造及其制造方法」。

【发明内容】

[0003]关于于下所讨论的各种例子，如果一个与一导电层的一特定接触区域接触的层间连接器的尺寸及/或位置被设计成使其伏在一邻近导电层的一部分上面，则不存在有伤害，因为那部分的邻近导电层并不会导电。
[0004]一种集成电路装置的连接器存取区域，包括一组平行导体及层间连接器。此组平行导体朝一第一方向延伸。导体包括一组位于不同导体上的导电接触区域。接触区域定义一接触平面，并使导体延伸在接触平面下方。一组接触区域定义一条与第一方向夹出一斜角的线。层间连接器是与接触区域电性接触，并延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，但与邻接于接触区域的导电体电性地隔离，层间连接器是与这些接触区域电性接触。
[0005]在连接器存取区域的某些例子中，此组平行导体包括一组导电层，而接触平面大致垂直于导电层。在某些例子中，导电层具有大致与接触平面对准的上部边缘，且一电性绝缘材料覆盖除了接触区域以外的该些上部边缘。在某些例子中，导电层具有阶梯状的上部边缘，阶梯状的上部边缘包括接触区域及在接触平面下方的隔开的凹槽区域，而电性绝缘材料覆盖凹槽区域。在某些例子中，斜角小于45°，且可以是5°至27°。在某些例子中，接触区域沿着第一方向的长度比沿着一垂直于第一方向及平行于接触平面的横向的长度来得长。
[0006]一种与一集成电路装置一起使用的方法，该方法用以于构建与导体电性接触的层间连接器，集成电路装置包括一连接器存取区域，而连接器存取区域包括朝一第一方向延伸的一组平行导体。导电接触区域被形成于不同的导体上，接触区域定义一接触平面，导体延伸在接触平面下方。此形成步骤包括:沿着一条与第一方向夹出一斜角的线来为此组接触区域定方位。层间连接器是被构建成与接触区域电性接触，层间连接器延伸在接触平面上方。至少某些层间连接器伏在邻接于接触区域的导电体上面，层间连接器是与这些接触区域电性接触；然而，这种覆盖的层间连接器是与邻近的导电体电性地隔离。
[0007]在某些例子中，此形成步骤包括沿着此线遮蔽连接器存取区域的一部分，并刻蚀未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着此线遮蔽连接器存取区域的一部分，并氧化未被遮蔽的导体的那些部分。在某些例子中，此形成步骤包括沿着一条与第一方向夹出小于45°的斜角的线来为此组接触区域定方位，而于其他例子中，此形成步骤包括沿着一条与第一方向夹出5°至27°的斜角的线来为此组接触区域定方位。在某些例子中，此形成步骤是被实现以构建接触区域，其沿着第一方向比沿着一垂直于第一方向的长度及平行于接触平面的横向的长度来得长。
[0008]在其他例子中，此形成步骤更包括:沉积一第一介电层于连接器存取区域上方以覆盖接触平面；沉积一第二介电层于第一介电层上；建立一第一组沟道，其完全地通过第二介电层及部分地通过第一介电层，以能使第一组沟道具有在接触平面上方的隔开的底部，第一组沟道沿着一横贯于第一方向的第二方向被定方位；以及以与第一组沟道相交并露出该些接触区域的方式，沿着此线建立一第二中断沟道于第一介电层中，而没有通过第二介电层。第二介电层沉积步骤可能使用一种建立硬性掩模作为第二介电层的材料被实现。
[0009]通过检阅以下图式、详细说明及权利要求范围，可以理解本发明的其他实施样态及优点。
【专利附图】

【附图说明】
[0010]图1为显示层间连接器如何由于层间连接器的侧向尺寸或误置或两者而可能电连接至邻近的导电层的已知技术集成电路(IC)装置的一部分的简化三维图。
[0011]图2为类似于图1的视图，其显示提供一条线的导电接触区域的概念，此条线的接触区域定义一接触平面，于接触平面的其余导电层不具有导电性。
[0012]图3显示图2的构造，其中一连串的层间连接器是从接触区域延伸并大致垂直于接触平面被定方位。
[0013]图4显示图2的构造，其中层间连接器是被配置以接触接触区域并大致平行于接触平面延伸。
[0014]图5至图8A显示用以建立与导电层接触的层间连接器的第一方法。
[0015]图5显示具有光刻胶掩模的IC装置的连接器存取区域，光刻胶掩模沿着一条与导电层的方向夹出一锐角而被定方位的线而形成于连接器存取区域的上表面上。
[0016]图5A为沿着图5的线5A-5A的简化剖面图，其显示掩模如何于那个位置沿着掩模伏在单一层间连接器上面。
[0017]图6显示在刻蚀未被掩模覆盖的导电层的部分以建立沟道之后的图5A的构造。
[0018]图6A为在移除掩模之后的图6的构造的三维视图，其显示在沟道之内的导电层的延伸部。
[0019]图7显示在一种填满沟道并覆盖被刻蚀构造的上表面的刻蚀停止材料的沉积之后的图6A的构造。[0020]图7A、图7B、图7C及图8A显示应用至图7的构造以建立图8及图8A的构造的额外沉积、图案化及刻蚀步骤，其中层间连接器经由导电层的延伸部电连接至选择的导电层。
[0021]图9A至图11显示图5至图8A的例子的替代方案。
[0022]图9A、图 9B、图 9C、图 9D、图 9E、图 9F、图 9G、图 9H、图 91、图 9J、图 9K、图 9L、图
9M、图9N、图9P、图9Q、图9R、图9S、图9T、图9U及图9V显示一顺序的步骤，其中图5的光刻胶掩模材料是被一介电掩模材料置换，伴随着氧化所产生的构造。因此露出的导电层的上部氧化并变成导电的，从而有效地降低它们的高度，如图9L所示。然后，形成与导电层的延伸部接触的层间导体。
[0023]图1OA至图11显示由图9A至图9V的步骤所产生的构造。
[0024]图12至图22显示用以建立与导电层接触的层间连接器的另一种方法。
[0025]图12显示在沉积一个包括一下介电层及一上硬性掩模层的隔离层之后，图5的IC装置的连接器存取区域，但没有光刻胶图案化的掩模。
[0026]图13为在建立一图案化的光刻胶层于硬性掩模层上之后的图12的构造的俯视平面图，其中硬性掩模层定义一连串垂直于导电层的方向被定方位的第一间隙。
[0027]图13A为在刻蚀图13的构造以于图案化的光刻胶层中的于第一间隙构建沟道之后的沿着图13的线13A-13A的剖面图，这些沟道经由硬性掩模层及经由介电层分开。
[0028]图13B为沿着图13的线13B-13B的剖面图。
[0029]图14为在移除图案`化的光刻胶层之后的图13A及图13B的构造的三维视图。
[0030]图15及图15A为图14的构造的三维及俯视平面图，其显示位于定义一第二间隙的硬性掩模层上的一第二图案化的光刻胶层。如于图5所示，第二间隙是被定方位成与导电层的方向夹出一锐角，从而越过一些第一间隙。
[0031]图15B及图15C为沿着图15A的线15B-15B及15C-15C的剖面图。
[0032]图16A及图16B为在刻蚀由第二间隙(由第二图案化的光刻胶层所定义)露出的介电材料之后，沿着图16的线16A-16A及16B-16B的剖面图，藉以暴露出导电层的上端的部分。
[0033]图17及图17A为显示位于一导电层的上端的一接触区域的一例子的形状的放大局部俯视平面图。
[0034]图18、图18A及图18B为在移除第二图案化的光刻胶层且使一导电材料沉积至此构造上之后的一俯视平面图及两个剖面图，剖面图是沿着线18A-18A及18B-18B剖出。
[0035]图19A及图19B显示在移除导电材料向下至硬性掩模层以后的图18A及图18B的构造。
[0036]图20显示在一种可选择的化学机械抛光步骤以移除硬性掩模层之后的图19A图的构造。
[0037]图21为图20的构造的三维视图，但是围绕导电层的延伸部及分离层间连接器的层间介电材料是被移开以显示细节。
[0038]图22显示图21的构造，但是移开层间导体以显示导电层的延伸部的位置及方位。
[0039]【主要元件符号说明】
[0040]X-X:线
[0041]5A-5A:线[0042]9T-9T:线
[0043]13A-13A:线
[0044]13B-13B:线
[0045]15B-15B、15C-15C:线
[0046]10:连接器存取区域
[0047]11:集成电路(IC)装置
[0048]12:导电层
[0049]13:衬底
[0050]14:介电层
[0051]16:上表面
[0052]18:层间连接器/层间导体
[0053]20:宽度
[0054]22:宽度
[0055]24:组
[0056]26:接触区域
[0057]28:线
[0058]30:接触平面
[0059]32:上表面
[0060]34:第一方向/第一维度
[0061]36:角度/锐角/斜角
[0062]38、38A:掩模
[0063]39:介电掩模
[0064]40:沟道
[0065]42:延伸部
[0066]43:刻蚀停止材料
[0067]44:介电层
[0068]45:掩模
[0069]45:光刻胶掩模
[0070]46:介电掩模材料
[0071]50:上部/部分
[0072]52:鼓起部
[0073]53:刻蚀阻挡层
[0074]54:介电层
[0075]55:掩模
[0076]56:条
[0077]58:隔离层
[0078]60:介电层
[0079]62:硬性掩模层
[0080]64:光刻胶层[0081]66:第一间隙
[0082]68:第一沟道
[0083]70:光刻胶层
[0084]72:第二间隙
[0085]74:中断沟道
[0086]76:开口部
[0087]78:上端
[0088]80:宽度
[0089]82:宽度
[0090]84:宽度
[0091]86:导电材料
【具体实施方式】
[0092]以下说明一般将参考特定构造实施例及方法。吾人应理解到，没有意图将本发明限制于详细揭露的实施例及方法，但本发明可能通过使用其他特征、元件、方法以及实施例而实行。较佳实施例是用以说明本发明，而非限制其由权利要求范围所定义的范畴。熟习本项技艺者将意识到针对以下的说明的各种等效变化。各种实施例中的相同的元件通常参考表不具有相同的参考数字。
[0093]图1为普遍已知的集成电路(IC)装置11的一连接器存取区域10的简化三维图，其包括一衬底13及一组被衬底上的介电层14隔开的平行导电层12。导电层12与介电层14延伸至IC装置11的连接器存取区域10的一上表面16。又显示的是于上表面16接触导电层12的层间连接器18。虽然导电层12的宽度20与介电层14的宽度22已持续为了更大的密度被缩小，但为了各种理由，层间连接器的侧向尺寸(包括通道(via)及插塞(plug))尚未被缩小至相同程度。因为相较于导电层12的宽度20与介电层14的宽度22而言,层间连接器18的侧向尺寸相当大，或由于层间连接器18的误置，以及有时为了两个理由，层间连接器18可能不当地电连接至邻近的导电层12。以下所讨论的各种例子处理这个问题。
[0094]图2至图4为显示本发明的基本概念的例子。
[0095]图2为类似于图1的视图，其显示在沿着一线28延伸的不同导电层12上提供一组24的导电接触区域26的概念。导电层12于连接器存取区域10的上表面16具有上表面32。此组24的接触区域26定义沿着上表面16的一接触平面30。接触平面30是被定方位成大致垂直于导电层12。除了接触区域26以外，其余的位于接触平面30的导电层12的上表面32是被制成不导电的。位于上表面32的导电层12朝一第一方向34延伸。线28横向延伸至第一方向34,最好是以一斜角36延伸至第一维度34,最好是以小于45°的斜角，而更好是以在0.1°与45°之间的斜角，且甚至更好是以5°至27°的斜角36延伸至第一维度34。适当的角度36将大幅地受垂直于一第一方向34所测量的导电层12的节距以及平行于第一方向34所测量的层间导体18的节距的影响。供层间连接器18用的典型材料包括掺杂的S1、TiN、W、TaN、T1、Ta以及其他。供介电层14用的典型材料包括Si02、SiN、HfOx, AlO以及其他高k材料。供导电层12用的典型材料包括Cu、W、Al、大量掺杂的多晶娃以及其他。[0096]图3显示具有电连接至接触区域26且从接触区域26大致垂直地延伸以及大致垂直于接触平面30延伸的一连串的层间连接器18的图2的构造。接触区域26的限制尺寸与线28于角度36下的方向导致接触区域26彼此侧向地偏移。因此，如果与一特定接触区域26接触的一层间连接器18是按尺寸被制成及/或安置，以使其伏在一邻近导电层12的上表面32的一部分上面，则全体平安无事，其乃因为除了接触区域26以外，上表面32是不导电的。
[0097]图4显示图2的构造，于其中层间连接器18是被配置以接触接触区域26并大致垂直于第一方向34及平行于接触平面30延伸。再者，凭借接触区域26的限制尺寸、层间连接器18的限制宽度，以及角度36的选择用以维持接触区域彼此侧向地偏移，每个层间连接器18只与期望数目的导电层12电性接触，于此例子中为一个。
[0098]图5至图8显示用以建立与导电层12接触的层间连接器18的第一方法。
[0099]图5显示具有一光刻胶图案化的掩模38的IC装置11的连接器存取区域10，光刻胶图案化的掩模38沿着一条与导电层12的上表面32的方向34夹出一锐角36而被定方位的线28而形成于连接器存取区域10的上表面16上。掩模38伏在对应于图2至图4的接触区域26的导电层12的上表面32的部分上面。图5A为沿着图5的线5A-5A的简化(缩小规模)剖面图，其显示掩模38如何于那个位置沿着掩模伏在单一导电层12上面。
[0100]图6显示在刻蚀未被掩模38覆盖的导电层12的部分之后，但在移除掩模之前的图5A的构造。未被掩模38覆盖的导电层12的那些部分的刻蚀导致这样的部分被至于凹处在接触平面30下方以建立沟道40。图6A为在移除掩模38之后的图6的构造的三维视图。可看到的是于与接触平面30对准的上端，通过沟道40并具有一大致平行四边形的接触区域26的导电层12的延伸部42。接触区域26在第一方向34中具有比它们的宽度长的长度，它们的宽度是朝垂直于它们的长度的横向被测量。接触区域26将不会是真正的正多角形，但由于制造变化性及限制，譬如一般将具有圆角及并非完全直直的侧边。
[0101]图7 (沿着图6A的线X-X)显示在一刻蚀停止材料43 (例如氮化硅SiN)的沉积，填满沟道40并覆盖连接器存取区域10的上表面16之后的图6A的构造。图7A(沿着图6A的线X-X)以及图7B(沿着图6A的线Y-Y)显示在一介电层44沉积在刻蚀停止材料43的顶端上以及一图案化的光刻胶掩模45沉积在介电层44的顶端上之后的图7的构造。接着，未被光刻胶掩模45覆盖的介电层44的部分是被刻蚀以建立图7C的构造，其类似图7A是沿着图6A的线X-X。其次，图案化的光刻胶掩模45是被移除，而例如Cu、W、Al、大量掺杂的多晶硅以及其他的导电体是接着被沉积在图7C的构造上，以填满在未被介电层44覆盖的空间中，接着化学机械处理以建立图8所显示的层间导体18。图8A为对应于沿着图6A的线X-X的视图的图8的构造的一部分的剖面图，其是通过一层间导体18。
[0102]图9A至图11显示图5至图8A的例子的替代方案。
[0103]于此例子中，继续以下工艺。图9A及图9B为图5所显示的构造的简化的上平面及剖面图，但不具有图案化的掩模38。图9B的剖面图对应至沿着图5的线5A-5A的视图，其是通过如图2所示的接触区域26。图9C及图9D为在介电掩模材料46 (例如氮化硅)的沉积之后，对应于图9A及图9B的视图。然后，光刻胶图案化的掩模38被形成于介电掩模材料46上，如图9E及图9F的上平面及剖面图所示。接着修整光刻胶图案化的掩模38以建立修整的光刻胶图案化的掩模38A，如图9G及图9H的平面及剖面图所示。然后，未被掩模38A覆盖的介电掩模材料46是被刻蚀，且掩模38A是被移除，藉以导致介电掩模39的创造，如图91及图9J所示。接着使图91及图9J的构造氧化，其结果被显示于图9K及图9L中。氧化步骤导致露出的导电层12的上部50氧化并变成不导电的。如图9L所示，这种氧化有效地减少导电层12的高度，除了导电层12的延伸部42是被图案化的介电掩模39所覆盖以外。氧化工艺亦建立伏在导电层12的部分50上的氧化物材料的鼓起部52。
[0104]介电掩模39是被移除，且露出表面是通过使用化学机械抛光法而完成，用以建立图9M、图9N及图9P所显示的构造。接着使一刻蚀阻挡层53 ( 一般为氮化硅)沉积在图9M及图9N的构造上，然后使一介电层54(—般为SiO2)沉积在刻蚀阻挡层53上。这被显示于图9Q及图9R的平面及剖面图中。图9S显示形成于刻蚀阻挡层53上的一光刻胶图案化的掩模55的侧向延伸条，其中介电层54的侧向延伸条暴露出侧向延伸间隙。图9T显示沿着图9S的线9T-9T的剖面图。在图9S的光刻胶图案化的掩模55的侧向延伸段之间的露出的介电层54与下层的刻蚀阻挡层53接着被向下刻蚀到达导电层12的延伸部42，如图9U与图9V所示。这导致介电材料的侧向延伸的隔开的条56。如从图11显而易见的，条56包括介电层54及刻蚀阻挡层53两者的条。然后，图9U及图9V的构造具有沉积在条56之间的区域中的导电材料，接着化学机械抛光法，用以建立在条56之间的层间连接器18。这是显示于图10A、图1OB及图11中。
[0105]图12至图22显示用以建立与导电层接触的层间连接器的另一种方法。
[0106]图12显示在创造一个在连接器存取区域10上面的隔离层58之后的图5的IC装置11的连接器存取区域10。隔离层58包括在上表面16上面的一介电层60。一硬性掩模层62被形成在介电层60上面。供硬性掩模层62用的典型材料包括SiN、SiON, BN以及其他。
[0107]图13为在建立在硬性掩模层62上的图案化的光刻胶层64之后的图12的构造的俯视平面图。图案化的光刻胶层64定义垂直于导电层12的方向(其是垂直于第一方向34)被定方位的一连串的第一间隙66。
[0108]图13A为在刻蚀图13的构造以于图案化的光刻胶层64中的第一间隙66建立第一沟道68之后，沿着图13的线13A-13A的剖面图。第一沟道68通过硬性掩模层62并经由下层的介电层60分开。图13B为沿着图13的线13B-13B的图13A的构造的剖面图。图14为在移除图案化的光刻胶层64之后的图13A及图13B的构造的三维视图。
[0109]图15及图15A为图14的构造的三维视图及缩小尺寸俯视平面图，其显示在硬性掩模层62上的一第二图案化的光刻胶层70。光刻胶层70具有一第二间隙72，其的位置及方向将定义线28的方向及位置。如在图5中所示，第二间隙是以与导电层12的方向34夹出一锐角36而被定方位，从而越过隔离层58中的一些第一沟道68。图15B及图15C为沿着图15A的线15B-15B及15C-15C的剖面图。
[0110]图16为对应于图15A的俯视平面图，而图16A及图16B为在刻蚀介电层60的介电材料的那些部分之后，对应于图15B及图15C的剖面图。然而，不像用以建立第一沟道68的刻蚀步骤，因第二图案化的光刻胶层70的第二间隙72而露出的硬性掩模层62的那些部分并未在此步骤中被刻蚀。这样做就会在介电层60中建立一第二中断沟道74。第二中断沟道74沿着导电层露出位于不同位置的导电层12的上端78的段，从而建立接触区域26。第一沟道68与第二中断沟道74的组合构建从硬性掩模层62延伸向下至接触区域26的开口部 76。
[0111]图17及图17A为显示位于一导电层的上端的一接触区域26的一例子的大致长方形形状的放大视图。接触区域26主要由导电层12的宽度80与第一沟道68的宽度82所定义。宽度82定义接触区域26的长度，而宽度80定义接触区域的宽度。此外，由宽度80、82所定义的基本长方形形状，是被沿着线28延伸的第二中断沟道74的宽度84所修正。图17的接触区域26的特定形状取决于一些因素，包括角度36、宽度80、82以及第二间隙72的宽度。如上参考图6所述，接触区域26 —般将具有圆角及侧边，而由于制造变化性及限制，其并非完全直直的。
[0112]图18、图18A及图18B为在移除第二图案化的光刻胶层70且使一导电材料86(例如Cu、W、Al或大量掺杂的多晶硅)沉积至此构造上之后的俯视平面图以及沿着线18A-18A及18B-18B的两个剖面图。这样做就会导致导电材料86覆盖硬性掩模层62并填满开口部76。依此方式，导电材料86被电连接至导电层12的接触区域26。
[0113]图19A及图19B为类似于图18A及图18B的视图，并显示在移除导电材料86向下至硬性掩模层62以构建导电层12的延伸部42及电连接至延伸部42的层间连接器18以后的图18至图18B的构造。这一般是由化学机械抛光法所达成。图20显示在一可选择的化学机械抛光法步骤以移除硬性掩模层62以后的图19A及图19B的构造。
[0114]图21为图20的构造的三维视图，但是围绕延伸部42且在层间连接器18之间的层间介电材料被移除以显示细节。图22显示图21的构造，再者不但层间介电材料被移除，而且移除层间连接器18以显示沿着线28延伸的延伸部42。
[0115]虽然本发明是参考上述较佳实施例及例子而揭露，但吾人应理解到这些例子是意图被解释成例示意义而非限制意义。吾人考虑到熟习本项技艺者将轻易思及修改及组合，修改及组合将在本发明的精神及随附权利要求范围的范畴之内。
【权利要求】
1.一种集成电路装置的连接器存取区域，包括:一组平行导体，朝一第一方向延伸；该组平行导体包括一组位于不同导体上的导电接触区域，该组导电接触区域定义一接触平面，该组平行导体延伸在该接触平面下方；该组导电接触区域定义一条与该第一方向夹出一斜角的线；多个层间连接器，与该组导电接触区域电性接触，该多个层间连接器延伸在该接触平面上方；该多个层间连接器的至少某些伏(overlying)在邻接于该组导电接触区域的该组平行导体上，但与邻接于该组导电接触区域的该组平行导体电性地隔离，该多个层间连接器是与该组导电接触区域电性接触。
2.根据权利要求1所述的连接器存取区域，其中该组平行导体包括一组导电层，而该接触平面垂直于该组导电层。
3.根据权利要求2所述的连接器存取区域，其中:该组导电层具有多个与该接触平面对准的上部边缘；且一电性绝缘材料覆盖除了该组导电接触区域以外的该多个上部边缘。
4.根据权利要求2所述的连接器存取区域，其中:该组导电层具有多个阶梯状的上部边缘，该多个阶梯状的上部边缘包括该组导电接触区域及多个在该接触平面下方的隔开的凹槽区域；及·一电性绝缘材料覆盖该多个凹槽区域。
5.根据权利要求1所述的连接器存取区域，其中该斜角小于45°。
6.根据权利要求1所述的连接器存取区域，其中该斜角为5°至27°。
7.根据权利要求1所述的连接器存取区域，其中该多个层间连接器的至少某些是被配置成垂直于该接触平面。
8.根据权利要求1所述的连接器存取区域，其中该多个层间连接器的该至少某些是被配置成平行于该接触平面。
9.根据权利要求1所述的连接器存取区域，其中该组导电接触区域在沿着该第一方向的长度比沿着一个垂直于该第一方向及平行于该接触平面的横向的长度来得长。
10.根据权利要求1所述的连接器存取区域，其中该组导电接触区域具有平行四边形形状。
11.一种与一集成电路装置一起使用的方法，该集成电路装置包括一连接器存取区域，而该连接器存取区域包括朝一第一方向延伸的一组平行导体，该方法用以建立多个与该组平行导体电性接触的层间连接器，该方法包括:形成一组导电接触区域于该组平行导体的不同导体上，该组导电接触区域定义一接触平面，该组平行导体延伸在该接触平面下方；该形成步骤包括沿着一条与该第一方向夹出一斜角的线来为该组导电接触区域定方位；建立多个与该组导电接触区域电性接触的层间连接器，该多个层间连接器延伸在该接触平面上方；该多个层间连接器的至少某些伏在邻接于该组导电接触区域的多个导体上面，该多个层间连接器是与该组导电接触区域电性接触，然而，该多个层间连接器的该至少某些与该多个邻近的导体亦电性地隔离。
12.根据权利要求11所述的方法，其中该形成步骤更包括:沿着该线遮蔽该连接器存取区域的一部分；及刻蚀未被遮蔽的该组平行导体的那些部分。
13.根据权利要求11所述的方法，其中该形成步骤更包括:沿着该线遮蔽该连接器存取区域的一部分；及氧化未被遮蔽的该组平行导体的那些部分。
14.根据权利要求11所述的方法，其中该形成步骤包括沿着一条与该第一方向夹出一个小于45°的斜角的线来为该组接触区域定方位。
15.根据权利要求11所述的方法，其中该形成步骤包括沿着一条与该第一方向夹出一个5。至27°的斜角的线来为该组接触区域定方位。
16.根据权利要求11所述的方法，其中该形成步骤是被实现以构建多个具有平行四边形形状的导电接触区域。
17.根据权利要求11所述的方法，其中该形成步骤是被实现以构建多个接触区域，其沿着该第一方向的长度比沿着一个垂直于该第一方向及平行于该接触平面的横向的长度来得长。
18. 根据权利要求11所述的方法，其中该形成步骤更包括:沉积一第一介电层在该连接器存取区域上面以覆盖该接触平面；沉积一第二介电层在该第一介电层上；建立一第一组沟道，其完全地通过该第二介电层及部分地通过该第一介电层，以能使该第一组沟道具有多个在该接触平面上方的隔开的底部，该第一组沟道沿着一个横贯于该第一方向的第二方向被定方位；及以一种与该第一组沟道相交并露出该些接触区域的方式，沿着该线建立一第二中断沟道于该第一介电层中，而没有通过该第二介电层。
19.根据权利要求18所述的方法,其中该第二方向是垂直于该第一方向。
20.根据权利要求18所述的方法，其中该第二介电层沉积步骤是通过使用一种建立硬性掩模作为该第二介电层的材料被实现。
【文档编号】H01L21/768GK103715174SQ201210378242
【公开日】2014年4月9日 申请日期:2012年10月8日 优先权日:2012年10月8日
【发明者】陈士弘 申请人:旺宏电子股份有限公司