技术简介：
本专利针对硅通孔互连结构中传统介电材料导致的高寄生电容问题，提出通过等离子体沉积法在环状沟槽内形成高体积占比（50%-90%）空气隙的绝缘层。通过调控等离子体溅射角度（α），优化沟槽内壁与开口处的材料沉积速率，显著提升空气隙形成效率，使绝缘层介电常数降低10%-60%，有效改善三维互连性能。
关键词：硅通孔互连结构,空气隙绝缘,等离子体沉积
硅通孔互连结构及其制作方法
【专利摘要】本申请提供了一种硅通孔互连结构及其制作方法。该制作方法包括制作硅通孔和制作绝缘层的步骤，制作绝缘层的步骤包括：在衬底上刻蚀形成环状沟槽，环状沟槽的深宽比为5:1～20:1；采用等离子体沉积法将介电材料填充到环状沟槽中，形成具有空气隙的密封部，空气隙的体积为环状沟槽总体积的50%～90%，其中，等离子体的溅射方向与环状沟槽上表面所在平面的夹角为α，且0°＜α＜20°或45°＜α＜90°。本申请增大了等离子体对环状沟槽内壁的溅射产率，同时降低了对环状沟槽开口处的溅射产率，加快了密封部的形成速度，增大了空气隙的体积，使得硅通孔互连结构绝缘层的介电常数减小10%～60%。
【专利说明】硅通孔互连结构及其制作方法
【技术领域】
[0001]本申请涉及半导体制造领域，具体而言，涉及一种硅通孔互连结构及其制作方法。
【背景技术】
[0002]半导体技术问世以来，各种电子元件的集成度不断提高，集成度的提高主要来自于最小特征尺寸的减小，使更多的元件集成到给定的区域。但是这种集成是二维的，光刻技术的显著改善在二维集成电路的制造上起到了重要的作用，但是二维集成电路存在密度极限问题。
[0003]为了进一步增加电路密度，三维垂直堆叠技术设法实现垂直堆叠多层IC元件以缩短平均线长度，节省空间。各芯片的边缘部分可根据需要引出多个引脚，并根据需要利用这些引脚，将需要互连的芯片通过金属线等连接，或者利用这些引脚，通过芯片与电路板相连。但是这种三维互连方式由于堆叠的芯片较多，而芯片之间的连接关系比较复杂，那么需要用到的金属线就会较多，最终导致产品的布线方式比较复杂、混乱，并导致电路板的体积增大。
[0004]为此，现有技术中提出了一种用于三维IC技术的硅通孔技术，与现有通孔用于连接同一硅片上的不同金属层不同，硅通孔可以通过在硅片与硅片之间垂直导通，从而实现不同硅片之间的互连。
[0005]申请号为2009101984581、2012101000048的中国专利申请中均公开了有穿透硅通孔的半导体衬底及其制作方法，其中的硅通孔与衬底之间依靠介电材料进行绝缘，造成半导体器件中存在较大的寄生电容，进而对器件的电路特性产生不利影响。申请号为2009101435283的中国专利申请公开了在硅通孔与衬底之间设置空气隙来进行绝缘，但是该工艺过程复杂，对材料的要求较为严格。
【发明者】卜伟海, 吴汉明 申请人:中芯国际集成电路制造(上海)有限公司