单片集成电路的制作方法
【专利摘要】本发明得到一种能够在不增加制造成本情况下将横型晶体管和纵型二极管集成在一个基板上的单片集成电路。基板（1）具有二极管区域和晶体管区域。在二极管区域和晶体管区域，在基板（1）上依次设置有n-型GaN肖特基层（3）以及n+型GaN欧姆层（4）。AlGaN电子供给层（6）以及GaN电子行进层不设置在二极管区域，在晶体管区域设置在n+型GaN欧姆层（4）上。在二极管区域设置有与n-型GaN肖特基层（3）连接的阳极电极（12）和与n+型GaN欧姆层（4）连接的阴极电极（10）。在AlGaN电子供给层（6）上设置有源极电极（7）、栅极电极（8）以及漏极电极（9）。
【专利说明】单片集成电路
【技术领域】
[0001]本发明涉及在一个基板上集成了晶体管和二极管的单片集成电路。
【背景技术】
[0002]近年来，使用了氮化物半导体的晶体管的研究开发盛行，被应用于高输出放大器或低噪音放大器等。如果接收电路的低噪音放大器使用氮化物半导体，则能够提高输入功率耐受性，所以，不需要在低噪音放大器的前级配置的绝缘体。在低噪音放大器的后级连接有下变频用的变频器(mixer)。在被广泛应用的直接变频方式的变频器的情况下，变频器的噪音指数起因于所使用的元件的低频噪音。变频器的元件常用二极管，但是，为了抑制低频噪音，优选以同质结构成并且不在表面流过电流的纵型二极管。
[0003]现有技术文献 专利文献
专利文献1:日本特开2005-26242号公报。
[0004]在以往的单片集成电路中，二极管是通过将晶体管的源极和漏极短路而形成的，容易与横型晶体管集成在一个基板上。但是，能够降低低频噪音的纵型二极管与横型晶体管集成在一个基板上是困难的。
[0005]此外，还提出了在晶体管的层之上隔着分离层而设置有二极管的层的装置(例如，参照专利文献I)。在该装置中追加了分离层，并且还必须与晶体管的层不同地形成二极管的层，所以存在制造成本增加这样的问题。
【发明内容】
[0006]本发明是为了解决上述课题而提出的，其目的在于得到一种能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上的单片集成电路。
[0007]本发明提供一种单片集成电路，其特征在于，具有:基板，具有二极管区域和晶体管区域；第一半导体层，在所述二极管区域和所述晶体管区域设置在所述基板上；第二半导体层，在所述二极管区域和所述晶体管区域设置在所述第一半导体层上；第三半导体层，不设置在所述二极管区域，在所述晶体管区域设置在所述第二半导体层上；第一电极，设置在所述二极管区域，与所述第一半导体层连接；第二电极，设置在所述二极管区域，与所述第二半导体层连接；源极电极、栅极电极以及漏极电极，设置在所述第三半导体层上。
[0008]根据本发明，能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上。
【专利附图】
【附图说明】
[0009]图1是示出本发明的实施方式I的单片集成电路的剖面图。
[0010]图2是示出本发明的实施方式2的单片集成电路的剖面图。
[0011]图3是示出本发明的实施方式3的单片集成电路的剖面图。[0012]图4是示出本发明的实施方式4的单片集成电路的剖面图。
[0013]图5是示出本发明的实施方式5的单片集成电路的剖面图。
[0014]图6是示出本发明的实施方式6的单片集成电路的剖面图。
[0015]图7是示出本发明的实施方式7的单片集成电路的剖面图。
[0016]图8是示出本发明的实施方式8的单片集成电路的剖面图。
[0017]图9是示出本发明的实施方式9的带变频器的接收电路的图。
[0018]图10是示出本发明的实施方式10的带变容二极管(varactor)的电压控制振荡器的图。
[0019]图11是示出本发明的实施方式11的带变容二极管的放大器的图。
[0020]图12是示出本发明的实施方式12的带倍频器的放大器的图。
[0021]图13是示出本发明的实施方式13的带保护电路的放大器的图。
[0022]图14是示出本发明的实施方式14的开关的图。
[0023]图15是示出本发明的实施方式15的移相器的图。
[0024]图16是示出本发明的实施方式16的带线性化单元(Iinearizer)的放大器的图。
[0025]图17是示出本发明的实施方式17的逆变器(inverter)的图。
【具体实施方式】
[0026]参照附图对本发明的实施方式的单片集成电路进行说明。对相同或对应的结构要素标注相同的附图标记，并且有时省略重复说明。
[0027]实施方式I
图1是示出本发明的实施方式I的单片集成电路的剖面图。基板I具有二极管区域和晶体管区域。在二极管区域和晶体管区域，在基板I上依次设置有缓冲层2、n_型GaN肖特基层3以及n+型GaN欧姆层4。基板I的材料是S1、SiC、GaN、蓝宝石等适于GaN类外延生长的材料。
[0028]在晶体管区域，在n+型GaN欧姆层4上设置有i型的GaN电子行进层5，在其上设置有i型的AlGaN电子供给层6。在二极管区域，GaN电子行进层5以及AlGaN电子供给层6被刻蚀除去。此外，AlGaN电子行进层5不限于非掺杂，也可以是η型。
[0029]在AlGaN电子供给层6上设置有源极电极7、栅极电极8以及漏极电极9。在二极管区域，在η+型GaN欧姆层4的上表面设置有阴极电极10。在二极管区域，在基板I设置有通孔11。阳极电极12设置于在通孔11内露出的η—型GaN肖特基层3的下表面，与基板I的背面的背面金属13连接。
[0030]利用绝缘注入所形成的绝缘层14将二极管区域的η—型GaN肖特基层3以及η+型GaN欧姆层4和晶体管区域的η_型GaN肖特基层3以及η+型GaN欧姆层4绝缘分离。
[0031]在本实施方式中，η+型GaN欧姆层4和η_型GaN肖特基层3被晶体管和二极管共用。因此，不需要形成与晶体管的层不同的二极管的层。因此，能够在不增加制造成本的情况下将横型晶体管和纵型二极管集成在一个基板上。
[0032]由于AlGaN电子供给层6具有比GaN电子行进层5宽的带隙，所以，二维电子气分布在GaN电子行进层5和AlGaN电子供给层6的界面附近区域。因此，作为晶体管，构成将高迁移率的二维电子气(2DEG)作为沟道的HEMT (High Electron Mobility Transistor:高电子迁移率晶体管)。
[0033]此外，由η+型GaN欧姆层4、η_型GaN肖特基层3、阳极电极12以及阴极电极10构成肖特基势垒二极管。由于η+型GaN欧姆层4具有比η_型GaN肖特基层3高的杂质浓度，所以，寄生电阻下降。并且，通过寄生电阻下降，从而也能够降低低频噪音。此外，肖特基接合部的接合电容由于低浓度杂质的η—型GaN肖特基层3而下降，所以，二极管的截止
频率变高。
[0034]此外，经由通孔11将背面金属13和阳极电极12直接连接，由此，阳极电极12和GND之间的电感成分降低。因此，在将二极管应用于变频器的情况下，变频器的高频特性被改善。
[0035]实施方式2
图2是示出本发明的实施方式2的单片集成电路的剖面图。在晶体管区域，在η+型GaN欧姆层4和GaN电子行进层5之间设置有P型GaN层15。由于该ρ型GaN层15成为电子的势垒，所以，能够减少从二维电子气通过η+型GaN欧姆层4向基板I侧泄漏的电流。
[0036]实施方式3
图3是示出本发明的实施方式3的单片集成电路的剖面图。在实施方式I中，存在二维电子气经由η+型GaN欧姆层4向基板I泄漏的可能性。因此，在本实施方式中，使用η_型AlGaN肖特基层16以及η+型AlGaN欧姆层17来代替实施方式I的η_型GaN肖特基层3以及η+型GaN欧姆层4。
[0037]由于η_型AlGaN肖特基层16以及η.型AlGaN欧姆层17具有比GaN电子行进层5宽的带隙，所以，作为从二维电子气向基板I侧泄漏的电子的势垒进行工作。此外，由于在η+型AlGaN欧姆层17和GaN电子行进层5的界面也形成有二维电子气，所以，晶体管的最大漏极电流提高，晶体管的输出被改善。
[0038]实施方式4
图4是示出本发明的实施方式4的单片集成电路的剖面图。代替实施方式I的η—型GaN肖特基层3以及η+型GaN欧姆层4，在基板I上依次叠层有P型GaN层18以及η型GaN层19。阳极电极12经由背面金属13而被接地。将该阳极接地了的ρη 二极管能够作为变容二极管来利用。为了提高变容二极管电容的线形性和电容变动比，需要适当调整P型GaN层18和η型GaN层19的掺杂浓度和层厚。此外，如果P型GaN层18的外延生长困难，也可以使用i型GaN层。
[0039]实施方式5
图5是示出本发明的实施方式5的单片集成电路的剖面图。代替实施方式I的η—型GaN肖特基层3以及η+型GaN欧姆层4，在基板I上依次叠层有η型GaN层20、i型GaN层21以及ρ型GaN层22。与实施方式2同样地，能够利用P型GaN层22抑制向基板I侧的漏电流。此外，pin 二极管的导通电阻和截止电容比肖特基二极管低，所以能够实现具有低损失、高绝缘特性的开关。
[0040]实施方式6
图6是示出本发明的实施方式6的单片集成电路的剖面图。在n+型GaN欧姆层4和GaN电子行进层5之间设置有刻蚀停止层23。刻蚀停止层23的材料是AlGaN、AlN等，导电型通常是i型。该刻蚀停止层23在刻蚀二极管区域的GaN电子行进层5和AlGaN电子供给层6时被用作停止层。
[0041]实施方式7
图7是示出本发明的实施方式7的单片集成电路的剖面图。二极管区域的η—型GaN肖特基层3以及η+型GaN欧姆层4和晶体管区域的η_型GaN肖特基层3以及η+型GaN欧姆层4被台面24分离。即便使用台面24来代替实施方式I等的绝缘层14，也能够将二极管区域和晶体管区域绝缘分离。
[0042]实施方式8
图8是示出本发明的实施方式8的单片集成电路的剖面图。在本实施方式中，不在基板I设置通孔11。在η+型GaN欧姆层25上形成有η_型GaN肖特基层26。在二极管区域，在GaN电子行进层5和AlGaN电子供给层6被刻蚀之后，进一步将η_型GaN肖特基层26的一部分除去，η+型GaN欧姆层25的上表面的一部分露出。
[0043]在二极管区域，在η_型GaN肖特基层26的一部分被除去的部分，在η+型GaN肖特基层25的上表面设置有阴极电极10。阳极电极12设置在η_型GaN肖特基层26的上表面。
[0044]由于能够在基板表面侧对阳极和阴极进行布线，所以，能够实现不与GND连接的反并联二极管对电路。因此，能够实现谐波变频器(harmonic mixer)等小型且低价的变频器。其他结构以及效果与实施方式I相同。此外，也可以将本实施方式的结构和实施方式2?7的结构组合。
[0045]实施方式9
图9是示出本发明的实施方式9的带变频器的接收电路的图。电容C1、C2、二极管D1、电感器L1、传送线路Tl构成变频器。电容C3、C4、电感器L2构成滤波器。电容C5?C8、传送线路T2?T8、晶体管Trl构成激励放大器(driver amplifier)。
[0046]在该接收电路中，将实施方式I?8的纵型二极管Dl应用于变频器，将横型晶体管Trl应用于放大器。这样，如果将与基板垂直地流过电流的纵型二极管应用于变频器，则能够得到接收电路的低噪音特性。此外，由于集成了具有高功率耐受性的低噪音放大器和具有低噪音特性的变频器，所以能够减小安装面积。
[0047]实施方式10
图10是示出本发明的实施方式10的带变容二极管的电压控制振荡器的图。该电压控制振荡器具有电容C9?C12、二极管D2、传送线路T9?T13、晶体管Tr2。将实施方式I?8的纵型二极管D2应用于变容二极管并且将横型晶体管Tr2应用于振荡器，由此，能够利用一个芯片形成电压控制振荡器。
[0048]实施方式11
图11是示出本发明的实施方式11的带变容二极管的放大器的图。该放大器具有电容C13?C19、二极管D3?D6、电感器L3?L6、电阻Rl?R5、晶体管Tr3。将实施方式I?8的纵型二极管D3?D6应用于匹配电路的变容二极管并且将横型晶体管Tr3应用于放大器，由此，能够调整匹配频率而形成可重新配置的放大器。
[0049]实施方式12
图12是示出本发明的实施方式12的带倍频器的放大器的图。电容C20?C22、传送线路T15?T21、晶体管Tr4构成激励放大器。电容C23、C24、二极管D7、电阻R6构成倍频器。通过将实施方式I?8的纵型二极管D7应用于倍频器并且将横型晶体管Tr4应用于放大器，从而能够利用一个芯片形成带倍频器的放大器。
[0050]实施方式13
图13是示出本发明的实施方式13的带保护电路的放大器的图。该放大器具有电容C25?C28、二极管D8、传送线路T22?T28、晶体管Tr5。将实施方式I?8的纵型二极管D8应用于保护电路并且将横型晶体管Tr5应用于放大器，由此，能够利用一个芯片形成带保护电路的放大器。
[0051]实施方式14
图14是示出本发明的实施方式14的开关的图。该开关是SPDT(Single Pole DoubleThrow:单刀双掷)开关，具有电容C29?C31、二极管D9、D10、电阻R7?R10、晶体管Tr6、Tr7。使用实施方式I?8的纵型二极管D9、D10和横型晶体管Tr6、Tr7，由此，能够利用一个芯片形成开关。
[0052]实施方式15
图15是示出本发明的实施方式15的移相器的图。该移相器组合了两个SPDT开关，具有电容C32?C37、二极管Dll?D14、电阻Rll?R18、晶体管Tr8?Trll、基准线路T29、移相线路T30。通过使用实施方式I?8的纵型二极管Dll?D14和横型晶体管Tr8?Trll,从而能够利用一个芯片形成移相器。
[0053]实施方式16
图16是示出本发明的实施方式16的带线性化单元的放大器的图。电容C38?C40、传送线路T31?T37、晶体管Trl2构成前级的缓冲放大器。电容C41、C42、二极管D15、电阻R19构成线性化单元。电容C43?C45、传送线路T38?T44、晶体管Trl3构成后级的缓冲放大器。将实施方式I?8的纵型二极管D15应用于线性化单元并且将横型晶体管Trl2、Trl3应用于放大器。由此，能够利用一个芯片形成带线性化单元的放大器。
[0054]实施方式17
图17是示出本发明的实施方式17的逆变器的图。该逆变器具有二极管D16?D19、晶体管Tr 14?Tr 17。通过使用实施方式I?8的纵型二极管D16?D19和横型晶体管Trl4?Trl7，从而能够利用一个芯片形成逆变器。
[0055]此外，不限于实施方式9?17，能够将实施方式I?8的纵型二极管和横型晶体管应用于通信装置、雷达装置、功率控制装置等。由此，能够利用一个芯片形成通信装置、雷达装置、功率控制装置等。
[0056]附图标记说明:
I基板
3n_型GaN肖特基层(第一半导体层)
4n+型GaN欧姆层(第二半导体层)
5GaN电子行进层(第三半导体层)
6AlGaN电子供给层(第三半导体层)
7源极电极
8栅极电极 9漏极电极 10阴极电极(第二电极)11通孔
12阳极电极(第一电极)
14绝缘层
15ρ型GaN层(ρ型半导体层)
16n_型AlGaN肖特基层(第一半导体层)
17n+型AlGaN欧姆层(第二半导体层)
18ρ型GaN层(第一半导体层)
19η型GaN层(第二半导体层)
20η型GaN层(第一半导体层)
21i型GaN层(i型半导体层)
22ρ型GaN层(第二半导体层)
23刻蚀停止层
24台面
25n+型GaN欧姆层(第一半导体层)
26n_型GaN肖特基层(第二半导体层)。
【权利要求】
1.一种单片集成电路，其特征在于，具有: 基板，具有二极管区域和晶体管区域； 第一半导体层，在所述二极管区域和所述晶体管区域设置在所述基板上； 第二半导体层，在所述二极管区域和所述晶体管区域设置在所述第一半导体层上；第三半导体层，不设置在所述二极管区域，在所述晶体管区域设置在所述第二半导体层上； 第一电极，设置在所述二极管区域，与所述第一半导体层连接； 第二电极，设置在所述二极管区域，与所述第二半导体层连接； 源极电极、栅极电极以及漏极电极，设置在所述第三半导体层上。
2.如权利要求1所述的单片集成电路，其特征在于， 所述基板在所述二极管区域具有通孔， 所述第一电极设置于在所述通孔内露出的所述第一半导体层的下表面。
3.如权利要求1所述的单片集成电路，其特征在于， 在所述二极管区域，在所述第二半导体层的一部分被除去的部分，所述第一电极设置于所述第一半导体层的上表面。
4.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述第三半导体层具有:i型的电子行进层；电子供给层，设置在所述电子行进层之上，具有比所述电子行进层宽的带隙。
5.如权利要求4所述的单片集成电路，其特征在于， 还具有:P型半导体层，在所述晶体管区域，设置在所述第二半导体层和所述电子行进层之间。
6.如权利要求4所述的单片集成电路，其特征在于， 所述第二半导体层具有比所述电子行进层宽的带隙。
7.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述第一以及第二半导体层是η型，所述第二半导体层具有比所述第一半导体层高的杂质浓度。
8.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述第一半导体层是P型，所述第二半导体层是η型。
9.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述第一以及第二半导体层中的一个是P型，另一个是η型， 还具有设置在所述第一以及第二半导体层之间的i型半导体层。
10.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 还具有设置在所述第二半导体层和所述第三半导体层之间的刻蚀停止层。
11.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 还具有将所述二极管区域的所述第一半导体层和所述晶体管区域的所述第一半导体层绝缘分离的绝缘层。
12.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述二极管区域的所 述第一半导体层和所述晶体管区域的所述第一半导体层被台面分离。
13.如权利要求1~3的任意一项所述的单片集成电路，其特征在于， 所述单片集成电路应用于带变频器的接收电路、带变容二极管的电压控制振荡器、带变容二极管的放大器、带倍频器的放大器、带保护电路的放大器、开关、移相器、带线性化单元的放大器、逆变器、通信装置、雷达装置以及功率控制装置中的任意一个。
【文档编号】H01L27/06GK103794608SQ201310509744
【公开日】2014年5月14日 申请日期:2013年10月25日 优先权日:2012年10月26日
【发明者】金谷康 申请人:三菱电机株式会社