发光二级管的制作方法
【专利摘要】本发明提供一种发光二级管装置，其可包含载体、p型半导体层及n型半导体层、有源层、第一电极及第二电极。所述载体具有生长表面及在所述生长表面上的至少一个纳米图案化结构，其中所述载体包含衬底及安置于所述衬底与所述n型半导体层之间的半导体披覆层。所述n型半导体层及所述p型半导体层位于所述载体的所述生长表面之上。所述有源层位于所述n型半导体层与所述p型半导体层之间，其中由所述有源层发射的光波长λ为222nm≦λ≦405nm，且所述有源层的缺陷密度小于或等于5x1010/cm2。所述第一电极及所述第二电极分别连接到所述n型半导体层及所述p型半导体层。本发明还提供一种用于承载半导体层的载体。
【专利说明】发光二级管
[0001]相关申请案的交叉参考
[0002]本申请案主张2012年11月15日申请的第61/727，090号美国临时申请案的优先权权益。上述专利申请案的全文特此以引用方式并入本文中并且构成了本说明书的一部分。
【技术领域】
[0003]本发明涉及一种发光二级管(LED)及一种能够增强发光强度的LED。
【背景技术】
[0004]举例来说，发光二级管(LED)为主要由III族到V族化合物半导体材料构成的半导体装置。此等半导体材料具有将电力转换成光的特性。因此，当将电流施加到半导体材料时，其中的电子将与空穴组合，且以光的形式释放过量能量，从而达成发光亮度的效果。
[0005]当LED的发光波长逐渐由蓝光波长移到紫外光波长时，归因于晶格常数，蓝宝石的热膨胀系数及化学性质不同于氮化镓/氮化铝的热膨胀系数及化学性质，生长于异质衬底(例如，硅衬底、碳化硅衬底及蓝宝石衬底)上的氮化镓/氮化铝具有大量的缺陷及位错。随着缓冲层(例如，氮化镓或氮化铝)的生长厚度增加，这些位错将向缓冲层的厚度方向延伸。因此，晶格位错减少LED的发光效率且缩短其寿命。
[0006]已提出各种做法来减少此类缺陷及位错。尽管向上延伸的位错在某些做法内可能不易于存在于缓冲层的部分中，但由于LED的发光波长移到紫外光波长，故LED的缺陷密度保持相对较高，缓冲层需要生长到某一厚度(例如，大于10 μ m)，且难以实现氮化物半导体层的聚结(coalescence)，从而显着地降低在紫外波长下LED的发光强度。因此，所属领域的制造者力图开发出具有令人 满意的发光效率的LED。
【发明内容】
[0007]本发明提供一种发光二级管(LED )装置及一种用于承载半导体层的载体。通过在载体的生长表面上具有至少一个纳米图案化结构，氮化物半导体层的缺陷密度可有效地降低，其中可容易实现氮化物半导体层的聚结，而生长于纳米图案化结构上方的半导体层的厚度减少，因此，在222nm到405nm波长范围下的LED的发光强度可在小于365nm的紫外波长下得以增强。
[0008]根据本发明的例示性实施例，提供包含载体、η型半导体层、P型半导体层、有源层、第一电极及第二电极的LED。载体包含衬底及安置于衬底与η型半导体层之间的半导体披覆层。η型半导体层及P型半导体层位于载体的生长表面之上。有源层位于η型半导体层与P型半导体层之间，其中由有源层发射的光波长λ为222nmf λ f 405nm，且有源层的缺陷密度小于或等于δχΚΑπι2。第一电极及第二电极分别连接到η型半导体层及P型半导体层。
[0009]根据本发明的例示性实施例，提供用于承载半导体层的载体，所述载体具有生长表面及在生长表面上的至少一个纳米图案化结构。载体的生长表面上的至少一个纳米图案化结构具有多个台面，凹座形成于两个邻近台面之间，其中凹座的深度范围在IOnm到500nm之间，且台面的尺寸范围在IOnm到800nm之间。
[0010]基于上述，在根据本发明的实施例的LED装置中，通过在载体的生长表面上具有至少一个纳米图案化结构，在厚度方向上延伸的晶格位错可有效地降低，且经生长以在纳米图案化结构上聚结的半导体层的厚度也可减少。前述载体可与有源层的特定组态中的任一者合并(即，经掺杂量子势垒层的层数、量子势垒层的厚度满足特定关系，插入夹层或部分量子阱具有至少一对发光层及辅助层)，可增加LED的载流子的复合率，也可减少LED的缺陷密度。因此，在本发明中，在222nm到405nm波长范围下的LED的发光强度可在小于365nm的紫外波长下显着增加。
[0011]下文详细描述伴随附图的若干例示性实施例，以进一步详细描述本发明。
【专利附图】
【附图说明】
[0012]图1为本发明的一例示性实施例中一种LED装置的剖面示意图；
[0013]图2A为本发明的一例示性实施例的LED装置中一种具有单量子阱结构的有源层的剖面示意图；
[0014]图2B为本发明的一例示性实施例的LED装置中一种具有多量子阱结构的有源层的剖面示意图；
[0015]图3为本发明的一例示性实施例的LED装置中有源层的放大剖面示意图；
[0016]图4A为图1中所描绘的载体的实施方案；
[0017]图4B为图1中所描绘的载体的另一实施方案；
[0018]图4C为图1中所描绘的载体的又一实施方案；
[0019]图5A及图5B为规则地布置的纳米图案化结构的俯视示意图；
[0020]图5C为随机地布置的纳米图案化结构的俯视示意图；
[0021]图6A为在微米尺度下的生长表面上的台面的结构图案的扫描电子显微镜(SEM)图像；
[0022]图6B及图6C分别为在纳米尺度下的生长表面上的具有不同间距的台面的结构图案的SEM图像；
[0023]图7A到图7C分别为覆盖平面衬底、图6A中所描绘的微米图案化衬底及图6B中所描绘的纳米图案化衬底的AlN半导体披覆层的俯视图的SEM图像；
[0024]图8A及图8B分别为覆盖图7A及图7C中所描绘的平面衬底及纳米图案化衬底的AlN半导体披覆层的表面的SEM图像；
[0025]图9A到图9C为在各种外延条件下空隙在图4A中所描绘的纳米图案化结构上方的形成的剖面示意图；
[0026]图1OA到图1OD为在图4A中所描绘的纳米图案化结构上的掩模层的制造流程的剖面示意图；
[0027]图1lA为本发明的一例示性实施例中比较实例的LED装置的光学模拟图，且图1lB为本发明的一例示性实施例中LED装置的光学模拟图；
[0028]图12A为LED装置的量子势垒层中的不同数目个经掺杂层对电流-输出功率曲线的影响的关系图；
[0029]图12B为LED装置的量子势垒层中的不同数目个经掺杂层对电流-电压曲线的影响的关系图；
[0030]图13为表3所提供的LED装置中的光输出功率-注入电流曲线图；
[0031]图14为本发明的一例示性实施例中一种LED装置的剖面示意图；
[0032]图15为图14中所描绘的LED装置中的有源层的放大剖面示意图；
[0033]图16A到图16D分别为根据第一例示性实施例中LED装置的结构示意图；
[0034]图17A到图17D分别为图16A到图16D中所描绘的装置的若干LED装置的能带级别的示意图；
[0035]图18A及图18B分别为当施加350mA的电流时图16A到图16D中所描绘的LED装置的导电带及价带的模拟图；
[0036]图19为图16A到图16D中所描绘的LED装置的发光强度的模拟图；
[0037]图20A到图20D分别为根据第二例示性实施例中LED装置的结构示意图；
[0038]图21为图20A到图20D中所描绘的LED装置的发光强度的模拟图；
[0039]图22A到图22D分别为当施加350mA的电流时图20A到图20D中所描绘的LED装置的导电带及价带的模拟图；
[0040]图23A及图23B分别为图1中所描`绘的LED装置中的单量子阱的结构的剖面示意图；
[0041]图24为本发明中的LED装置的实施方案；
[0042]图25为本发明中的LED装置的另一实施方案；
[0043]图26为本发明中的LED装置的又一实施方案。
【具体实施方式】
[0044]下文中将参看随附附图详细描述例示性实施例，以便所属领域的一般技术人员容易认识到。本发明概念可以各种形式体现而不限于本文中所陈述的例示性实施例。对熟知部分的描述出于清楚起见而被省略，且相似参考数字遍及全文指代相似元件。
[0045]图1为本发明的一例示性实施例中一种LED装置的剖面示意图。参看图1，LED装置200包括载体210、η型半导体层220、有源层230、ρ型半导体层240、第一电极250及第二电极260。载体210包含衬底211及半导体披覆层212，其中衬底211为(例如)蓝宝石衬底、氮化镓(GaN)衬底、硅衬底、碳化硅(SiC)衬底或氮化铝(AlN)衬底，且半导体披覆层212为(例如)未经掺杂GaN层或未经掺杂AlN层，其中在本发明中使用蓝宝石衬底及未经掺杂AlN半导体披覆层来进行说明，但本发明不限于此。在本发明的实施例中，AlN代替GaN用以作为半导体披覆层的材料，且这是归因于AlN的能带隙高于GaN的能带隙，使得可避免光吸收。载体210的半导体披覆层212可安置于衬底211与η型半导体层220之间。举例来说，半导体披覆层212、η型半导体层220、有源层230及ρ型半导体层240的堆叠层形成于衬底211 (B卩，蓝宝石衬底)的表面上。
[0046]有源层230安置于η型半导体层220与ρ型半导体层240之间，其中由有源层230发射的光波长λ为222nm ^ λ ^ 405nm，且有源层230的缺陷密度小于或等于5xl01C1/cm2，较佳地小于或等于2.51101°/^!!2,且更佳地小于或等于5x107cm2。η型半导体层220可包含安置于半导体披覆层212上的第一 η型经掺杂AlGaN层222及第二 η型经掺杂AlGaN层224的堆叠层。ρ型半导体层240可包含顺序地安置于有源层230上的第一 ρ型经掺杂AlGaN层242及第二 ρ型经掺杂AlGaN层244的堆叠层。应注意，第一 η型经掺杂AlGaN层222与第二 η型经掺杂AlGaN层224之间的差异或第一 ρ型经掺杂AlGaN层242与第二 ρ型经掺杂AlGaN层244之间的差异可为厚度或掺杂浓度。除此之外，举例来说，η型半导体层220 (包含第一 η型经掺杂层222及第二 η型经掺杂层224)及ρ型半导体层240 (包含第一 P型经掺杂层242及第二 ρ型经掺杂层244)的材料可为GaN，但本发明不限于此。[0047]更具体来说，如图1所示，半导体披覆层212(例如，未经掺杂GaN或未经掺杂A1N)、第一 η型经掺杂AlGaN层222及第二 η型经掺杂AlGaN层224、有源层230、第一 ρ型经掺杂AlGaN层242及第二 ρ型经掺杂AlGaN层244形成于衬底211上，其中半导体披覆层212的缺陷密度小于或等于lxKT/cm2，较佳地小于或等于5x107cm2，且更佳地小于或等于IxlO9/cm2。此外，第一电极250及第二电极260分别形成于第二 η型经掺杂AlGaN层224及第二P型经掺杂AlGaN层244的部分上，使得第一电极250电连接到η型半导体层220，且第二电极260电连接到ρ型半导体层240。当然，氮化物缓冲层还可添加于衬底211与η型半导体220之间，但本发明不限于此。根据实践的要求，所属领域的技术人员可选择厚度、掺杂浓度及铝浓度以用于生长半导体披覆层212、第一 η/ρ型经掺杂AlGaN层222及242、第二η/ρ型经掺杂AlGaN层224及244，但本发明不限于此。
[0048]如图2Α及图2Β所示，有源层230可由单量子阱(即，单量子阱有源层230Α)或多量子阱(例如，多量子阱有源层230Β)组成。图2Α为本发明的一例示性实施例的LED装置中一种具有单量子阱结构的有源层的剖面示意图。图2Β为本发明的一例示性实施例的LED装置中一种具有多量子阱结构的有源层的剖面示意图。一般来说，有源层230包含i个量子阱及(i+Ι)个量子势垒层。量子阱中的每一者位于任何两个量子势垒层之间，且i为大于或等于I的自然数。举例来说，如图2A所示，单量子阱有源层230A可由两个量子势垒层232及包夹于其间的量子阱234形成，因此构成量子势垒层232/量子阱234/量子势垒层232的结构。以具有222nm到405nm的发射波长的LED装置200为例，量子势垒层232的材料为AlxInyGai_x_yN，其中O≤X≤1，O≤y≤0.3，且x+y≤I。此外，量子阱234的材料可为AlmInnGa卜m_nN,其中O ( m〈l,0≤η≤0.5, m+n ( I, x>m且η兰y。根据实践的要求(例如，不同发射波长)，所属领域的技术人员可选择m及η或X及y的浓度以用于生长，但本发明不限于此。
[0049]如图2B所示，有源层230可由多个量子阱(即，多量子阱有源层230B)组成。多量子阱有源层230B可由至少两对经堆叠量子势垒层232及量子阱234形成。举例来说，图2B中的多量子阱有源层230B包括三对经堆叠的量子势垒层232/量子阱234。另外，在发光波长为365nm的本发明的实施例中，量子阱的材料为IneGai_eN，其中Ofc = 0.05，且量子势垒层的材料为AldGawN,其中O = d = 0.25。在实施例中，举例来说，较佳铝浓度在0.09与0.20之间，且量子势垒层的厚度为5nm到15nm。在实施例中，量子势垒层的较佳厚度为6nm 至Ij Ilnm0
[0050]图3为本发明的一例示性实施例的LED装置中的有源层的放大剖面示意图。参看图3，本实施例中所描述的有源层230包含五个量子阱234a-234e及六个量子势垒层232a-232f。量子阱234a_234e中的每一者位于量子势垒层232a_232f中的任何两者之间。量子势垒层232a-232f自η型半导体层220侧起算依序为232a、232b、232c、232d、232e及232f，且从η型半导体层220计数，量子阱234a_234e自η型半导体层220侧起算依序为234a、234b、234c、234d及 234e。
[0051]在本发明的实施例中，半导体披覆层212、n型半导体层220、有源层230及ρ型半导体层240通过金属有机化学气相沉积(MOCVD)而沉积在衬底211上。然而,半导体披覆层212、η型半导体层220、有源层230及ρ型半导体层240的制造工艺不限于上文所提及的MOCVD工艺，其它合适的工艺可适用于本发明中。
[0052]此外，在此后的实施例中，硅被用作η型掺杂剂，以作为实施方案的例示性范围，但所属领域的技术人员还可使用与硅在同一 IVA族中的其它元素以通过取代硅来实施本发明中的实施例。或者，V族或VIA族中的其它元素(例如，砷、磷或氧)通过取代硅来实施本发明中的实施例。
[0053]归因于氮化铝的生长性质，氮化铝的外延层倾向于以三维模式而非二维模式生长于衬底上，使得此AlN层的侧向聚结变得困难。将通过后续生长聚结的AlN外延层的厚度相对较厚(例如，经常大于ΙΟμπι)，且还需要较长的生长时间。待沉积在衬底上的其它外延材料(除了氮化铝之外)将不具有侧向聚结的问题，当将这些材料沉积在平面衬底上时较容易引起裂纹。因此，在本发明的实施例中，提供在生长表面上具有至少一个图案结构的载体以便减少待聚结的生长时间及所需要的生长厚度，且还归因于至少一个图案结构的纳米尺度而减少LED装置的缺陷密度。
[0054]举例来说，在本发明的LED装置200中(如图1所示)，至少一个纳米图案化结构S可形成于载体210的生长表面上，使得沉积在纳米图案化结构S上的层的侧向生长的距离可在执行外延工艺时经缩短，从而减少待聚结的后续生长AlN层的生长时间及所需要的厚度。外延工艺包含氢化物气相外延(HVPE)、分子束外延(MBE)或金属有机气相外延(MOVPE),且将纳米图案化结构S制造于载体210上包含例如干式蚀刻工艺、湿式蚀刻工艺、光刻工艺或所属领域的技术人员已知的其它工艺等任何工艺，但本发明不限于此。举例来说，在蚀刻之后的纳米图案化结构S包含多个图案，其中所述图案中的每一者可为圆柱体、球状体、金字塔或多边形，其中载体210上的每一图案的正投影可为圆形形状、半圆形形状、椭圆形形状、正方形形状、等边三角形形状、等腰三角形形状、矩形形状、梯形形状、平行四边形形状、六边形形状或十字形或适用于待沉积于其上的外延的其它本体/形状，但本发明不限于此。
[0055]图4Α为图1中所描绘的载体的实施方案。参看图4Α，纳米图案化结构S形成于衬底211的表面上，且半导体披覆层212覆盖纳米图案化结构S且与其接触。图4Β为图1中所描绘的载体的另一实施方案。参看图4Β，衬底211’具有平面表面，半导体披覆层212’覆盖衬底211’的平面表面。纳米图案化结构S形成于半导体披覆层212’的表面上，且η型半导体层220覆盖纳米图案化结构S且与其接触。此外，图4C为图1中所描绘的载体的又一实施方案。参看图4C，衬底211’’具有图案化表面S’，且半导体披覆层212’’覆盖衬底211’’的图案化表面S’，且纳米图案化结构S形成于半导体披覆层212’’的表面上，且η型半导体层220覆盖纳米图案化结构S且与其接触。图4C中所描绘的图案化表面S’不限于纳米尺度，且表面S’可为微米图案化尺度，或可在半导体披覆层212’’的侧向生长之后变为微米及纳米图案化尺度，本发明不限于衬底211’’的图案化表面S’的尺度，只要此表面经图案化以用于其上的后续外延生长即可。
[0056]如图4A到图4C所示，平面半导体披覆层212及纳米图案化半导体披覆层212’、212’’经由MOCVD工艺而分别形成于衬底211 (即，纳米图案化衬底)、平面衬底211’及图案化衬底211〃上。所形成的半导体披覆层212、212’、212’’的厚度可小于或等于10 μ m，小于或等于7 μ m，或小于或等于5 μ m，其中较佳的厚度范围在1口!11到44111之间。在实施例中，半导体披覆层的材料包含氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(A1N)、氮化铟镓(InGaN)或其组合。
[0057]具体来说，纳米图案化结构S在载体210的生长表面上包括多个台面MA，且凹座R形成于两个邻近台面MA之间。举例来说，在衬底211的表面上的纳米图案化结构S上执行外延工艺以形成半导体披覆层212期间，半导体披覆层212从每一台面MA的顶部表面上侧向地生长，且接着半导体披覆层212聚结于纳米图案化结构S上，如图4A所示。归因于台面MA的尺寸在纳米尺度下，待聚结的半导体披覆层212的两个邻近台面之间的距离缩短，使得待聚结的半导体披覆层212的厚度小于不具有纳米图案化结构S的构件(其通常大于IOym),且可减少外延生长的时间。此外，因为半导体披覆层212侧向地生长于每一纳米尺度台面MA的顶部表面上以覆盖衬底211，所以在载体210中沿厚度方向上延伸的晶格位错可有效地减少，且进一步防止由晶格失配产生的外延缺陷，从而在222nm到405nm波长范围下的LED装置的发光强度在小于365nm的紫外波长下得以增强。
[0058]类似地，经由如图4B所示的半导体披覆层212’上的纳米图案化结构S及如图4C所示的在图案化衬底211’’上方的半导体披覆层212’’上的纳米图案化结构S，从纳米图案化结构S侧向地生长的第一 η型经掺杂AlGaN层222分别聚结于载体210’及210’ ’上，其中同时还可减少纳米图案化结构S上的外延层(即，第一 η型经掺杂AlGaN层222及半导体披覆层212’ ’ )的所需要的厚度及缺陷密度。 [0059]图5Α及图5Β为规则地布置的纳米图案化结构的俯视示意图。图5C为随机地布置的纳米图案化结构的俯视示意图。举例来说，纳米图案化结构S的台面MA是通过蚀刻工艺来形成，其中这些台面MA可规则地布置(如图5Α及图5Β所示)或随机地布置(如图5C所示)于载体210的生长表面上。在本发明的实施例中使用规则地布置的台面MA来进行说明，但本发明不限于此。在蚀刻之后，每一凹座R的深度范围在IOnm到500nm之间，较佳地在50nm到400nm之间，且更佳地在IOOnm到300nm之间，且每一台面MA的尺寸范围在IOnm到800nm之间,较佳地在50nm到700nm之间，且更佳地在IOOnm到500nm之间,其中尺寸指示台面MA的直径，且凹座R的深度还暗示台面MA的深度。多个凹座R环绕台面MA中的每一者，且彼此互连。或者，台面MA中的每一者可经形成为条状且规则地或随机地布置在载体的生长表面上，而凹座R中的每一者也经形成为条状且位于两个邻近台面MA之间，其中凹座R不连续且通过台面MA而彼此分离。在实施例中，台面MA的尺寸W1及凹座R的尺寸W2满足以下关系:0.0125 ( [W1ZV2] ( 80，较佳地 0.07 ( [W1ZV2] ( 14，且更佳地 0.2 ( [W1/
W2] <5。
[0060]同时，随着台面MA的深度增加(即，纳米图案化结构S的厚度增加)，待沉积在台面MA的顶部表面上的外延增加，且衬底211与氮化物外延层(例如，半导体披覆层212及第一η型经掺杂AlGaN层222)之间的接触面积降低，使得可减少由热膨胀失配及晶格失配导致的应力，从而降低在制造LED装置之后在冷却阶段处出现裂纹的概率。[0061]为了进一步验证上文得出结论的演绎，在下文所描述的实验结果的支持下进一步说明LED装置200中的纳米图案化结构S的效果。在本实施例中，2 μ m厚的AlN半导体披覆层分别覆盖平面衬底、微米图案化衬底及两个纳米图案化衬底(其中间距为450nm及750nm)且与其接触。
[0062]图6A为在微米尺度下的生长表面上的台面的结构图案的扫描电子显微镜(SEM)图像。图6B及图6C分别为在纳米尺度下的生长表面上的具有不同间距的台面的结构图案的SEM图像。图6B中所描绘的台面MA的间距为450nm，且图6C中所描绘的台面MA的间距为750nm。图6A到图6C中所描绘的台面MA规则地布置，其中图6A到图6C中所描绘的台面MA的深度分别为1.5 μ m、0.05 μ m、0.05 μ m ;图6A到图6C中所描绘的台面MA的尺寸W1分别为2.27 μ m、0.45 μ m、0.7 μ m ;且图6A到图6C中所描绘的凹座R的尺寸W2分别为0.78 μ m、0.45 μ m、0.7 μ m。
[0063]图7A到图7C分别为覆盖平面衬底、图6A中所描绘的微米图案化衬底及图6B中所描绘的纳米图案化衬底的AlN半导体披覆层的俯视图的SHM图像。同时参看图6A到图6C及图7A到图7C，在平面衬底、图6A所描绘的微米图案化衬底及图6B所描绘的纳米图案化衬底的(0，0，2 )晶体定向及(I，0，2 )晶体定向上执行X射线衍射(XRD )分析。表1绘示由衬底的不同结构造成的对X射线衍射分析的影响。
[0064]表1
[0065]
【权利要求】
1.一种发光二级管(LED)装置，其特征在于，包括: 载体，其具有生长表面及在所述生长表面上的至少一个纳米图案化结构，其中所述载体包括衬底及半导体披覆层； η型半导体层及P型半导体层，其位于所述载体的所述生长表面之上，其中所述半导体披覆层安置于所述衬底与所述η型半导体层之间； 有源层，其位于所述η型半导体层与所述P型半导体层之间，其中由所述有源层发射的光波长λ为222nm= λ = 405nm，且所述有源层的缺陷密度小于或等于5X101Q/Cm2 ;以及 第一电极及第二电极，其分别连接到所述η型半导体层及所述P型半导体层。
2.根据权利要求1所述的LED装置，其特征在于所述半导体披覆层的缺陷密度小于或等于 IxlO10/Cm20
3.根据权利要求1所述的LED装置，其特征在于所述至少一个纳米图案化结构在所述衬底的表面上，且所述半导体披覆层覆盖所述至少一个纳米图案化结构且与其接触。
4.根据权利要求1所述的LED装置，其特征在于所述衬底具有平面表面，所述半导体披覆层覆盖所述平面表面，所述至少一个纳米图案化结构在所述半导体披覆层的表面上，且所述η型半导体层覆盖所述至少一个纳米图案化结构且与其接触。
5.根据权利要求1所述的LED装置，其特征在于所述衬底具有图案化表面，所述半导体披覆层覆盖所述图案化表面，所述至少一个纳米图案化结构在所述半导体披覆层的表面上，且所述η型半导体层覆盖所述至少一个纳米图案化结构且与其接触。
6.根据权利要求1所述的LED装置，其特征在于所述半导体披覆层的厚度小于或等于`10μ m,且范围在I μ m到4 μ m之间。
7.根据权利要求1所述的LED装置，其特征在于所述半导体披覆层的材料包括氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铝(A1N)、氮化铟镓(InGaN)或其组合。
8.根据权利要求1所述的LED装置，其特征在于所述至少一个纳米图案化结构包括多个台面，且凹座形成于两个邻近台面之间。
9.根据权利要求8所述的LED装置，其特征在于所述至少一个纳米图案化结构的所述台面经规则地布置。
10.根据权利要求8所述的LED装置，其特征在于所述至少一个纳米图案化结构的所述台面经随机地布置。
11.根据权利要求8所述的LED装置，其特征在于所述凹座的深度的范围在IOnm到500nm之间，且所述台面的尺寸在IOnm到800nm之间。
12.根据权利要求8所述的LED装置，其特征在于所述台面的尺寸W1及所述凹座的尺寸W2满足以下关系:
0.0125 ( [W1Zw2] ( 80。
13.根据权利要求1所述的LED装置，其特征在于多个空隙在所述衬底与所述η型半导体层之间形成于所述凹座上方或所述台面上方。
14.根据权利要求13所述的LED装置，其特征在于所述空隙中的每一者具有折射系数η2，所述衬底具有折射系数nl，且所述半导体披覆层具有折射系数η3，其中n3>n2>nl。
15.根据权利要求8所述的LED装置，进一步包括: 掩模层，其覆盖每一台面的侧壁及所述两个邻近台面之间的每一凹座的底部表面。
16.根据权利要求15所述的LED装置，其特征在于所述掩模层的厚度的范围在0.1 μπι至Ij 2μπ?之间。
17.根据权利要求15所述的LED装置，其特征在于所述掩模层的材料包括二氧化硅、氮化硅或氮氧化硅。
18.一种用于承载半导体层的载体，其特征在于，所述载体具有生长表面及在所述生长表面上的至少一个纳米图案化结构，其中所述至少一个纳米图案化结构包括多个台面，凹座形成于两个邻近台面之间，且所述凹座的深度的范围在10nm到500nm之间，且所述台面的尺寸的范围在10nm到800nm之间。
19.根据权利要求18所述的载体，其特征在于所述至少一个纳米图案化结构的所述台面经规则地布置。
20.根据权利要求18所述的载体，其特征在于所述至少一个纳米图案化结构的所述台面经随机地布置。
21.根据权利要求18所述的载体，其特征在于所述台面的尺寸W1及所述凹座的尺寸W2满足以下关系:
0.0125 ( [W1Zw2] ( 80。
22.根据权利要求18所述的载体，其特征在于多个空隙在所述载体与所述半导体层之间形成于所述凹座上方或所述台面上方。
23.根据权利要求22所述的载体，其特征在于所述空隙中的每一者具有折射系数n2，所述载体具有折射系数nl，且所述半导体层具有折射系数n3，其中n3>n2>nl。
24.根据权利要求18所述的载体，进一步包括: 掩模层，其覆盖每一台面的侧壁及所述两个邻近台面之间的每一凹座的底部表面。
25.根据权利要求24所述的载体，其特征在于所述掩模层的厚度的范围在0.1 μπι到2ym之间。
26.根据权利要求24所述的载体，其特征在于所述掩模层的材料包括二氧化硅、氮化硅或氮氧化硅。
【文档编号】H01L33/12GK103824919SQ201310571866
【公开日】2014年5月28日 申请日期:2013年11月15日 优先权日:2012年11月15日
【发明者】傅毅耕, 宣融, 刘训志 申请人:财团法人工业技术研究院