引线框区域阵列封装技术的制作方法
【专利摘要】本发明的实施例涉及用于制造I/O接触区域阵列的引线框区域阵列封装技术。一种制造的半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、与所述互连层通过引线或导电柱相连接的芯片，以及封装所述芯片、所述互连层以及所述引线或所述导电柱的模塑料。所述聚合物典型地在组装之前设置在载体上且不将其移除，从而作为制造封装件的基板。所述聚合物基板具有多个通孔，所述通孔在预设的位置显露所述互连层，并使得直接在所述互连层上进行锡球安装或焊锡印刷成为可能。在一些实施例中，所述半导体封装件还包括设置在所述聚合物基板内的缓减通道，以提高所制造的封装件的可靠性。
【专利说明】引线框区域阵列封装技术
【技术领域】
[0001]本发明涉及半导体装置加工领域，尤其涉及一种引线框区域阵列(Ieadframearea array )封装技术。
【背景技术】
[0002]很多无引线半导体封装件采用引线框阵列板(sheet)进行大量生产。典型地，弓丨线框为半导体封装提供了设计方案以及初始的框架。然而，引线框技术的某些方面，包括回蚀处理以及I/o计数的限制等都必须受到良好的监控。蚀刻的引线框在制造过程中，尤其是在触摸和引线连接过程中将会产生问题。这些问题与引线框的强度和结构的完整性有关，因此，对所制造的产品的有效产量和质量均产生负面影响。此外，半导体产业目前朝向低成本发展，并期望出现在I/o方面具有竞争力的封装件。因此，需要制造这样的半导体封装件，这种半导体封装件能够提供更为广泛的过程控制，而对质量没有负面影响，并且不会增加成本或引起其他制造问题。
【发明内容】
[0003]本发明的实施例涉及用于制造I/O接触区域阵列的引线框区域阵列封装技术。一种制造的半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、与所述互连层通过引线或导电柱相连接的芯片，以及封装所述芯片、所述互连层以及所述引线或所述导电柱的模塑料。所述聚合物典型地在组装之前设置在载体上且不被移除，从而作为制造封装件的基板。所述聚合物基板具有多个通孔，所述通孔在预设位置将所述互连层显露，并使得直接在所述互连层上锡球安装或焊锡印刷成为可能。在一些实施例中，所述半导体封装件包括设置在所述聚合物基板上的缓减通道，以提高所制造的封装件的可靠性。
[0004]在一个方面，提供有半导体封装件。所述半导体封装件包括聚合物层，所述聚合物层与载体条的第一侧边连接，其中所述载体条在封装过程后移除；构建在所述聚合物层的顶面的多个互连件；连接在所述互连件的至少一部分上的半导体芯片；以及封装所述半导体芯片以及所述多个互连件的模塑料。
[0005]在一些实施例中，所述半导体芯片通过弓丨线进行连接；其中，所述模塑料封装所述引线。在一些实施例中，所述半导体芯片通过导电柱进行连接；其中，所述模塑料封装所述导电柱。
[0006]在一些实施例中，所述聚合物层包括多个开口。多个所述开口填充有焊锡。在一些实施例中，所述聚合物层包括压力/应力缓减通道。所述缓减通道可设置在芯片粘附区域下方，或在底部填充区域下方。
[0007]在一些实施例中，所述半导体封装件为LGA类型封装件、QFN类型封装件或芯片倒装封装件。
[0008]在另一方面，提供了一种半导体封装件。所述半导体封装件包括聚合物基板，所述聚合物基板与载体条的第一侧边连接，其中所述载体条在封装过程后移除；设置在所述聚合物层的顶部的互连层；通过引线连接在所述互连层上的芯片；封装所述芯片的模塑料；以及置在所述聚合物基板上的多个通孔，其中所述多个通孔将所述互连层在预设位置显露出来。在一些实施例中，所述半导体封装件还包括设置在所述聚合物基板上的缓减通道，所述缓减通道设置在芯片粘附区域下方。
[0009]在另一方面，提供了一种半导体封装件。所述半导体封装件包括：聚合物基板，所述聚合物基板与载体条的第一侧边连接，其中所述载体条在封装过程后移除；设置在所述聚合物层的顶部的互连层；通过导电柱连接在所述互连层上的芯片；封装所述芯片的模塑料；以及置在所述聚合物基板上的多个通孔，其中所述多个通孔将所述互连层在预设位置显露出来。在一些实施例中，所述半导体封装件包括置在所述聚合物基板上的缓减通道，所述缓减通道设置在底部填充区域下方。
[0010]在另一方面，提供了一种制造半导体封装件的方法。所述方法包括提供载体条。所述载体条由铜基、玻璃或其他等同材料制成。
[0011]所述方法还包括在所述载体条的表面设置聚合物层。所述聚合物为液态的或非液态的（即，脱水的）（dry)。在一些实施例中，所述聚合物为阻焊剂。在一些实施例中，所述聚合物材料通过UV粘接剂设置在所述载体条的表面上。
[0012]所述方法还包括在所述聚合物层顶面上制造互连件。在一些实施例中，所述制造互连件的步骤包括：层压金属片；设置干膜抗蚀剂层；以及在所述干膜抗蚀剂层上绘制图案以形成所述互连件。在一些实施例中，所述金属片为铜片厚度为5-50μπι之间。
[0013]可选择地，所述制造互连件的步骤包括：在所述聚合物层中形成沟槽；以及在所述沟槽内填充材料以形成互连件。在一些实施例中，所述材料为铜、银、镍钯金以及其他合适的材料。
[0014]可选择地，所述制造互连件的步骤包括：在所述聚合物层的顶部层压光掩膜；显露图案；以及对所述互连件电镀。在一些实施例中，所述互连件电镀有铜、银或镍钯金中的`一种。
[0015]所述方法还包括组装封装件。在一些实施例中，对组装所述封装件的步骤包括：将芯片连接到所述互连件的至少一部分上；将所述芯片通过引线连接到所述互连件上；以及封装所述芯片、互连件以及引线。通过非导电环氧树脂、在芯片标志区域的焊接掩膜以及芯片粘附垫中的一种，将所述芯片连接到所述互连件的至少一部分上。
[0016]可选择地，组装所述封装件的步骤包括：将芯片通过导电柱连接到所述互连件的至少一部分上；以及封装所述芯片、导电柱以及互连件。
[0017]所述方法还包括将所述载体条从所述封装件中移除。在一些实施例中，将所述载体条移除包括将所述载体条从所述聚合物层中干/湿腐蚀。
[0018]可选择地，将所述载体条移除包括将所述载体条从所述聚合物层中脱黏。
[0019]所述方法还包括在所述聚合物层上设置多个开口。在一些实施例中，所述多个开口将所述互连件在预设位置显露。
[0020]所述方法还包括在多个开口中填充合适的材料。在一些实施例中，填充合适的材料包括在多个开口中采用焊锡印刷和锡球安装中的一种。
[0021]可选择地，填充合适的材料包括实施以下一项：形成导电柱、化学镀、引入浸镀锡以及设置可焊性的保护层。[0022]所述方法还包括将所述封装件与其他封装件分离。
[0023]在一些实施例中，所述方法还包括在所述聚合物层中形成压力/应力缓减通道。在一些实施例中，所述方法还包括在所述聚合物层中形成至少一个开口。
[0024]在另一方面，提供了一种制造半导体封装件的方法。所述方法包括，获得载体条；在所述载体条的表面设置阻焊剂层；在所述阻焊剂层的顶面制造I/o接触区域阵列。在一些实施例中，所述制造包括，在所述阻焊剂层的顶面层压铜片；以及采用干膜抗蚀剂以及腐蚀处理为互连件绘制图案。所述方法进一步包括组装封装件；以及将所述载体条从所述阻焊剂层中移除。
【专利附图】
【附图说明】
[0025]本发明新颖的特征由附加的权利要求阐明。然而，为了说明，本发明的一些实施例通过以下的附图阐明。
[0026]图1示出了根据本发明的制造半导体封装件的典型的方法；
[0027]图2A-2C示出了由图1的方法中每个步骤所产生的典型的结果；
[0028]图3示出了根据本发明的两个可替换的互连件的制造方法。
[0029]图4A-4B示出了根据本发明的典型的半导体封装件。
【具体实施方式】
[0030]在以下的描述中，为了解释说明，提出了很多细节。然而，本领域技术人员将会发现本发明可以在没有采用这些特定的细节时也可实践。由此，本发明并不限定于示出的实施例，而是符合这里所述的原理和特征或等同替代的最宽的范围。
[0031]如附图所示，将会详细描述实施本发明的示例。在贯穿附图中以及以下的细节描述，相同的附图标记代表相同或相似的部件。
[0032]概述
[0033]本发明的实施例涉及引线框区域阵列封装技术，该引线框区域阵列封装技术用于制造I/o接触(I/O contact)区域阵列。所制造的封装件包括聚合物基板，设置在聚合物基板顶部的互连层、通过引线或导电柱连接在互连层上的芯片，以及封装芯片、互连层以及引线或导电柱的模塑料(molding compound)ο典型地，组装前，在载体上形成聚合物层，且不将其移除，以用作制造封装件的基板。聚合物基板具有多个通孔，该通孔在预定位置显露互连层，并使得直接在互连层上进行锡球安装或焊锡印刷成为可能。在一些实施例中，半导体封装件包括聚合物基板内的缓减通道(relief channel),以提高所制造的封装件的可靠性。
[0034]本发明的目的在于通过提高L/S (每空间的线数)的容量以增加无引线封装件的I/o。另一个目的在于提供不需要高精度的更好的回蚀技术方案，解决其他无引线封装件进行回蚀处理过程中面临的的电流问题。还有另一个目的在于包括额外的自对准表面安装特征，例如通过将锡球作为互连件。还有另一个目的在于通过良好的L/S容量使之能够将2L转换成IL ;其中，该良好的L/S容量是由薄铜片(thin Cu foil)的回蚀、激光开槽(lasertrench)或光掩膜电镀技术(photomask plating technology)所产生的。
[0035]细节[0036]图1示出了根据本发明的制造半导体封装件的典型的方法100。方法100的每个步骤中所产生的典型的结果由图2A-2C示出。方法100开始于步骤105，其中提供了载体条(carrier strip)。在一些实施例中,所述载体条为铜基载体条。可选择地，该载体条也可以由玻璃或同等材料所制成。然而，载体条也可以由任意合适的材料所制成。在一些实施例中，该载体条的厚度为5或8毫米。
[0037]在步骤110中，在载体条的表面上设置聚合物层。其中该聚合物可以为液态的或非液态的(例如，脱水的)。在一些实施例中，聚合物为阻焊剂。在一些实施例中，通过UV粘接剂或任意合适的粘接剂将聚合物设置到载体条的表面上。典型地，所述聚合物层作为封装件的基板。
[0038]在步骤115中，在聚合物层的顶面上构建互连件。在一些实施例中，互连层包括I/O接触区域阵列以及导电线，以实现输入端/输出端的结构。在图2A中，互连件采用金属薄片的形式制造。在一些实施例中，所述金属薄片为铜片。根据L/S的需求，铜片的厚度范围可以为5-50 μ m之间。如图2A所示，铜片层压(laminate)在聚合物层的顶面上，且干膜抗蚀层(a layer of dry film resist)设置在铜片的顶部上。干膜抗蚀层上还设有图案，以形成互连件。
[0039]其他互连件的制造方法也可以考虑。图3示出了根据本发明的两种可替代的互连件的制造方法115’和115”。在第一种可替代的互连件制造方法115’中，聚合物层上形成有沟槽。在一些实施例中，沟槽采用合适的激光开槽技术形成。所述沟槽随后填充有导电材料，以形成互连件。该材料可以为铜(Cu)、银(Ag)、镍钯金(NiPdAu)或其他合适的材料。
[0040]在第二种可替代的互连件的制造方法115”中，光掩膜层压在聚合物层的顶部，显露了图案，并且对互连件进行了电镀。在一些实施例中，互连件上电镀有铜(Cu)、银(Ag)、镍IE金(NiPdAu)或其他合适的材料。
[0041]返回参考图1和图2A-2C，在步骤120中，对封装件进行组装。步骤120以及随后的步骤在载体条内的所有单元上同时发生。这些单元在载体条内可以以阵列的形式设置。弓I线接合型以及倒装芯片均适用。
[0042]例如，在图2B中，封装件的组装包括将芯片连接到互连件的至少一部分，将芯片引线连接在互连件上，并将芯片、互连件以及引线封装起来。其中通过非导电环氧树脂或在芯片标志区域内的焊接掩膜，再利用导电环氧树脂或芯片粘附膜，可以将该芯片(soldermask)连接到互连件的至少一部分上。
[0043]在另外的例子中，在图4A中，封装件的组装步骤120’包括将芯片通过导电柱连接到互连件的至少一部分上，然后将芯片、互连件以及导电柱封装起来。可替换地，该芯片可通过任何传统的C4处理连接到互连件的至少一部分上，并同时考虑焊盘尺寸的控制。
[0044]在一些实施例中,封装件的组装还包括后固化步骤、激光标刻(laser marking)步骤，和/或条样测试步骤。
[0045]在本发明中采用非柔性基板(即，焊接掩膜)在封装过程中提供了很多优势，包括但并不局限于以下:保持连接引线的完整性，保持倒装芯片互连件的完整性，特别是在底部填充之前的完整性，将与基板的可挠性相关的、由基板从一个过程移动到另一个过程中所产生的处理问题减到最少；并支撑磷化硅(SiP)模块，其中该磷化硅模块需要来自多个芯片以及无源元件的额外的重量。[0046]在封装件组装后，在步骤125中，将载体条从封装件中分离。在一些实施例中，分离包括将载体条从聚合物层中干/湿腐蚀。载体条执行完整的回蚀过程。可选择地，该分离包括将载体条从聚合物层中脱黏。
[0047]在步骤130中，在聚合物层中形成多个开口。多个开口可通过激光钻孔的方式形成。多个开口使得互连件在预设位置显露出来。在一些实施例中，步骤130与激光标刻同时进行。
[0048]在步骤135中，在多个开口中填充了合适的材料。在一些实施例中,填充合适的材料包括在直属于互连层的多个开口上采用锡焊印刷或锡球安装。可选择地，填充合适的材料包括实施以下一项:形成导电柱、化学镀、引入浸镀锡或设置可焊性保护层。
[0049]在步骤140中，将封装件与其他封装件相分离，以形成单独制成的装置。其中，分离可采用高速电锯、激光、高压喷水或其他合适的手段完成。
[0050]在可选步骤145中，在聚合物层上形成压力/应力的缓减通道。在一些实施例中，采用了激光钻孔以在聚合物层上形成开口。所述开口作为压力/应力缓减通道，用于排出水分和/或提高封装件的可靠性。在一些实施例中，压力/应力缓减通道在步骤130中形成。例如，在图2C中，激光钻孔在芯片粘附区域下方完成。在另一例子中，在图4B中，激光钻孔145’在底部填充区域下方完成。应当理解的是，尽管图4B示出了底部填充材料，然而，底部填充材料是可选择的，和/或不需要每个特定的倒装芯片封装件的需求。在可选步骤145后，方法100结束。
[0051]本发明的半导体封装件包括聚合物层、多个形成在所述聚合物层顶面上的互连件、与所述多个互连件的至少一部分相连接的半导体芯片，以及将所述半导体芯片以及多个互连件封装的模塑料。在一些实施例中，半导体芯片通过引线接合的方式与互连件相连接，且该模塑料将该引线封装起来。在一些实施例中，半导体封装件与互连件通过导电柱连接，且该模塑料将该导电柱封装起来。在一些实施例中，聚合物层包括多个开口。其中多个开口可填充有焊锡。在一些实施例中，聚合物层进一步包括压力/应力缓解通道。该缓解通道可设置在芯片粘附区域或底部填充区域下方。半导体封装件可以为LGA类型的封装件，QFN类型的封装件，或芯片倒装的封装件。
[0052]图2C示出了典型的半导体封装件。在图2C中，半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、通过接合引线连接在互连层上的芯片、用于封装芯片的模塑料，以及在聚合物基板上的多个通孔；其中，该多个通孔将所述互连层在预设的位置显露出来。在一些实施例中，所述互连层为形成在聚合物层顶面上的I/o接触区域阵列。在一些实施例中，半导体封装件包括设置在聚合物基板上、并在芯片粘附区域下方的缓解通道。
[0053]另一个半导体封装件的典型例子在图4B中示出。在图4B中，半导体封装件包括聚合物基板、设置在所述聚合物基板顶部的互连层、通过导电柱连接在所述互连层上的芯片、用于封装芯片的模塑料，以及在聚合物基板上的多个通孔；其中，该多个通孔将所述互连层在预设的位置显露出来。在一些实施例中，互连层为形成在聚合物层上表面的I/o接触区域阵列。在一些实施例中，半导体封装件包括设置在聚合物基板中、并在底部填充区域下方的缓解通道。
[0054]优势[0055]本发明是一种新的无引线结构制造技术，其中制造了 I/O接触区域阵列。如上所述，在一些实施例中，I/o区域阵列通过在基板的顶部形成图案的导电薄片、以及在基板的终端回蚀的焊接掩膜所形成。这些实施例以及产生相同效果的方法可以实现更好的L/S容量，且相比起基于电流层压的封装件具有最大的I/O。导电薄片使得相比起以前具有更好的L/S成为可能。相比起一些电流可用的封装件，例如HLA，回蚀技术更为宽容，因为回蚀不需要高水平的精度。有益效果包括以下，但并不局限于以下:
[0056]?在将2L转换成IL的过程中，通过采用铜基的载体或其他相同的材料使得整体成本降低。铜载体为所处理的封装件提供了良好的刚度。
[0057]?在不需要高精度的回蚀处理中具有良好的过程控制，因此，其他无引线封装件在回蚀处理过程中面临的电流问题得以解决。
[0058]?在表面安装技术中，通过将锡球作为互连件，实现自对准特征。
[0059]?在2L到IL的转换过程中保持形状系数(form factor)。
[0060]?相比起电流无引线技术(B卩，QFN、DR-QFN、MR-QFN)，形状系数有所提高，因为电流无引线技术在单数或双数行中可能需要增大封装件的尺寸，以满足更高的I/O。在本发明中，封装件的尺寸因为有更好的L/S而得以维持。
[0061]?整体良好的生产为关键过程，几乎堪比现有的FBGA过程。
[0062]本领域的普通技术人员会意识到本发明同样存在其他的用途和优势。虽然本发明参考了大量特定的细节进行描述，但是本领域技术人员理解，在没有脱离本发明的精神内，本发明可以以其他特定的形式实施。由此，本领域技术人员将会理解到，本发明并不局限于前面所述的细节，而是由所附加的权利`要求所定义。
【权利要求】
1.一种半导体封装件，包括: a.聚合物层，所述聚合物层与载体条的第一侧边连接，其中所述载体条在封装过程后移除； b.多个互连件，所述多个互连件构建在所述聚合物层的顶面上； c.半导体芯片，所述半导体芯片连接在所述多个互连件的至少一部分上；以及 d.模塑料，所述模塑料封装所述半导体芯片以及所述多个互连件。
2.根据权利要求1所述的半导体封装件，其特征在于，所述半导体芯片通过引线进行连接；其中，所述模塑料封装所述引线。
3.根据权利要求1所述的半导体封装件，其特征在于，所述半导体芯片通过导电柱进行连接；其中，所述模塑料封装所述导电柱。
4.根据权利要求1所述的半导体封装件，其特征在于，所述聚合物层包括多个开口。
5.根据权利要求4所述的半导体封装件，其特征在于，所述多个开口中的一个或多个填充有焊锡。
6.根据权利要求1所述的半导体封装件，其特征在于，所述聚合物层包括压力/应力缓减通道。
7.根据权利要求6所述的半导体封装件，其特征在于，所述缓减通道设置在芯片粘附区域下方。
8.根据权利要求 6所述的半导体封装件，其特征在于，所述缓减通道设置在所述底部填充区域下方。
9.根据权利要求1所述的半导体封装件，其特征在于，所述半导体封装件为LGA类型封装件、QFN类型封装件以及芯片倒装封装件中的一种。
10.一种半导体封装件，包括: a.聚合物基板，所述聚合物基板与载体条的第一侧边连接，其中所述载体条在封装过程后移除； b.互连层，所述互连层设置在所述聚合物层的顶部； c.芯片，所述芯片通过引线连接在所述互连层上； d.模塑料，所述模塑料封装所述芯片；以及 e.多个通孔，所述多个通孔设置在所述聚合物基板中，其中所述多个通孔将所述互连层在预设位置显露出来。
11.根据权利要求10所述的半导体封装件，其特征在于，还包括缓减通道，所述缓减通道设置在所述聚合物基板中，且所述缓减通道设置在芯片粘附区域下方。
12.—种半导体封装件，包括: a.聚合物基板； b.互连层，所述互连层设置在所述聚合物层的顶部； c.芯片，所述芯片通过导电柱连接在所述互连层上； d.模塑料，所述模塑料封装所述芯片；以及 e.多个通孔，所述多个通孔设置在所述聚合物基板中，其中所述多个通孔将所述互连层在预设位置显露出来。
13.根据权利要求12所述的半导体封装件，其特征在于，还包括缓减通道，所述缓减通道设置在所述聚合物基板中，且所述缓减通道设置在底部填充区域下方。
14.一种制造半导体封装件的方法，包括： a.提供载体条，所述载体条与载体条的第一侧边相连接，其中所述载体条在封装过程后移除； b.在所述载体条的表面设置聚合物层； c.在所述聚合物层的顶面上制造互连件； d.组装封装件； e.将所述载体条从所述封装件中移除； f.在所述聚合物层上设置多个开口； g.在所述多个开口中填充合适的材料；以及 h.将所述封装件与其他封装件分离。
15.根据权利要求14所述的方法，其特征在于，所述载体条由铜基制成。
16.根据权利要求14所述的方法，其特征在于，所述载体条由玻璃制成。
17.根据权利要求14所述的方法，其特征在于，所述聚合物为液体。
18.根据权利要求14所述的方法，其特征在于，所述聚合物为非液体。
19.根据权利要求14所述的方法，其特征在于，所述聚合物为阻焊剂。
20.根据权利要求14所述的方法，其特征在于，所述通过UV粘接剂来设置所述聚合物层。
21.根据权利要求14所述的方法，其特征在于，所述制造互连件的步骤包括： a.层压金属片；以及 b.设置干膜抗蚀剂层；以及 c.在所述干膜抗蚀剂层上形成图案以形成所述互连件。
22.根据权利要求21所述的方法，其特征在于，所述金属片为铜片，厚度为5-50μ m之间。
23.根据权利要求14所述的方法，其特征在于，所述制造互连件的步骤包括： a.在所述聚合物层中形成沟槽；以及 b.在所述沟槽内填充材料以形成所述互连件。
24.根据权利要求23所述的方法，其特征在于，所述材料为铜、银或镍钯金。
25.根据权利要求14所述的方法，其特征在于，所述制造互连件的步骤包括： a.在所述聚合物层的顶部层压光掩膜； b.显露图案；以及 c.对所述互连件进行电镀。
26.根据权利要求14所述的方法，其特征在于，所述互连件电镀有铜、银或镍钯金中的一种。
27.根据权利要求14所述的方法，其特征在于，所述组装封装件的步骤包括： a.将芯片连接到所述互连件的至少一部分上； b.将所述芯片通过引线连接到所述互连件上；以及 c.封装所述芯片、互连件以及引线。
28.根据权利要求27所述的方法，其特征在于，通过非导电环氧树脂、位于芯片标志区域的焊接掩膜以及芯片粘附垫中的一种将所述芯片连接到所述互连件的至少一部分上。
29.根据权利要求14所述的方法，其特征在于，所述组装封装件的步骤包括: a.通过导电柱将芯片连接到所述互连件的至少一部分上；以及 b.封装所述芯片、导电柱以及互连件。
30.根据权利要求14所述的方法，其特征在于，将所述载体条移除的步骤包括将所述载体条从所述聚合物层中干/湿腐蚀。
31.根据权利要求14所述的方法，其特征在于，将所述载体条移除的步骤包括将所述载体条从所述聚合物层中脱黏。
32.根据权利要求14所述的方法，其特征在于，所述制造多个开口的步骤包括将所述互连件在预设位置显露。
33.根据权利要求14所述的方法，其特征在于，在所述多个开口中填充合适的材料的步骤包括利用焊锡印刷和锡球安装中的一种来填充所述多个开口。
34.根据权利要求14所述的方法，其特征在于，填充合适的材料包括实施以下任意一项:形成导电柱，化学镀、引入浸镀锡以及设置可焊性的保护层。
35.根据权利要求14所述的方法，其特征在于，还包括在所述聚合物层中形成压力/应力缓减通道。
36.根据权利要求14所述的方法，其特征在于，还包括在所述聚合物层中设置至少一个开口。
37.一种制造半导体封装件的方法，包括: a.获得载体条； b.在所述载体条的表面设置阻焊剂层；c.在所述阻焊剂层的顶面制造I/O接触区域阵列，其中所述制造的步骤包括: i.在所述阻焊剂层的顶面层压铜片；以及 ii.采用干膜抗蚀剂以及蚀刻处理为互连件绘制图案； d.组装封装件；以及 e.将所述载体条从所述阻焊剂层中移除。
【文档编号】H01L21/50GK103824820SQ201310585262
【公开日】2014年5月28日 申请日期:2013年11月19日 优先权日:2012年11月19日
【发明者】安东尼奥·巴姆巴兰·狄马诺, 纳莎彭·苏斯旺桑索, 杨永波 申请人:联合测试和装配中心有限公司