自整流rram存储单元结构及其3d交错阵列的制作方法
【专利摘要】本发明提供一种自整流RRAM存储单元结构及其3D交错阵列，该存储单元结构包含：一第一电极层，由一第一金属元素形成；一第二电极层，由一与该第一金属元素不同的第二金属元素形成；一第一电阻转换层及一第二电阻转换层夹设于该第一电极层及该第二电极层之间，其中该第一电阻转换层及该第二电阻转换层形成一欧姆接触，且该第一电阻转换层具有一第一能隙，该第二电阻转换层具有一第二能隙，该第一能隙小于该第二能隙。通过本发明可较好的解决非易失性存储器在制造上的问题，尤其是3D交错阵列，使得3D交错阵列更易于实际应用。
【专利说明】 自整流RRAM存储单元结构及其3D交错阵列
【技术领域】
[0001]本发明实施例关于一种存储器装置，且特别关于一种电阻式随机存取存储器及前述的3D交错阵列。
【背景技术】
[0002]随着集成电路功能性的增加，对存储器的需求亦随的增加。设计者已着眼于减少存储器元件的尺寸，并于单位区域内堆叠更多的存储器元件，以达到更多的容量并使每位元所需的成本更低。在最近几十年中，由于微影技术的进步，快闪存储器已广泛用作大容量且不昂贵的非易失性存储器，其可在电源关闭时仍存储数据。此外，快闪存储器可通过3D交错阵列来达到高密度，例如使用垂直NAND存储单元堆叠。然而，已发现的是，快闪存储器的尺寸微缩会随成本增高而受限。
[0003]设计者正在寻找下一代的非易失性存储器，例如磁阻式随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、相变化随机存取存储器(Phase ChangeRandom Access Memory, PCRAM)、导电桥接式随机存取存储器(Conductive BridgingRandom Access Memory, CBRAM)及电阻式随机存取存储器(Resistive Random AccessMemory, RRAM)，以增加写入速度及减少功耗。在上述种类的非易失性存储器中，RRAM的结构简单、且具有简单的交错阵列及可于低温制造，使得RRAM具有最佳的潜力来取代现有的快闪存储器。RRAM的单位元件仅由一绝缘体及两金属电极组成。
[0004]虽然RRAM交错阵列的结构简单，但在制造上仍有许多问题待解决，特别是其3D交错阵列。如无法形成3D交错阵列，就高容量的数据存储装置来说，RRAM的每位元成本有可能无法与3D NAND存储器竞争。
[0005]RRAM交错阵列理论上可容许4F2的最小单元胞尺寸(其中F为最小元件尺寸)，且低温工艺可容许存储器阵列的堆叠达到前所未有的集成密度。然而，在IR结构中(仅具有一电阻元件)，会有潜电流(sneak current)通过相邻未被选择的存储单元,而严重地影响读取裕量(read margin)，且限制交错阵列的最大尺寸低于64位元。此问题可通过增加非线性选择装置与这些电阻转换元件串联予以解决。例如，已发展出一二极管搭配一电阻(IDlR)、一选择器搭配一电阻(ISlR)、一双极性接面晶体管搭配一电阻(IBJTlR)、一MOSFET晶体管搭配一电阻(ITlR)等存储单元结构。在上述存储单元结构中，IBJTlR结构及ITlR结构过于复杂且需高温工艺而较不适用，且互补式电阻转换元件(CRS)存储单元结构亦有破坏性读出的问题。因此，IDlR结构及ISlR结构较适合3D交错阵列的运用。
[0006]然而，IDlR及ISlR的3D交错阵列仍不易于制造。IDlR及ISlR存储单元结构基本上由一金属-绝缘体-金属-绝缘体-金属(ΜΠΟΜ)结构形成。图1显示一由IDlR或ISlR存储单元堆叠结构所形成的理想RRAM3D交错阵列。IDlR及ISlR存储单元结构的ΜΠΟΜ结构形成于导线102及104之间并沿一水平轴106延伸，此水平轴106垂直于导线102及104的侧壁。然而，RRAM3D交错阵列通常形成于半导体基材中。在形成导线102之后，微影工艺仅能自方向110进行。自方向110进行的微影工艺可能无法形成如第I图所示的图案化金属层108，因而使得IDlR及ISlR存储单元结构的3D交错阵列无法被实际应用。
【发明内容】
[0007]本发明要解决的技术问题是:提供一种电阻式随机存取存储器及前述的3D交错阵列，以解决上述现有技术中的问题。
[0008]本发明提供一种自整流RRAM存储单元结构，其包含:一第一电极层，由一第一金属兀素形成；一第二电极层，由一该与第一金属兀素不同的第二金属兀素形成；一第一电阻转换层及一第二电阻转换层夹设于该第一电极层及该第二电极层之间，其中该第一电阻转换层及该第二电阻转换层形成一欧姆接触，且该第一电阻转换层具有一第一能隙，该第二电阻转换层具有一第二能隙，该第一能隙小于该第二能隙。
[0009]本发明实施例还提供一种RRAM3D交错阵列，其包含:一组彼此平行的垂直导线，由一第一金属元素形成；一组彼此平行的水平导线，由一与该第一金属元素不同的第二金属元素形成；一第一电阻转换层，形成于该组彼此平行的垂直导线的侧壁上；以及一第二电阻转换层，形成于该组彼此平行的水平导线的侧壁上，其中该第一电阻转换层及该第二电阻转换层形成欧姆接触于该组彼此平行的垂直导线及该组彼此平行的水平导线的交会处，且该第一电阻转换层具有一第一能隙，该第二电阻转换层具有一第二能隙，该第一能隙小于该第二能隙。
[0010]通过本发明可较好的解决非易失性存储器在制造上的问题，尤其是3D交错阵列，使得3D交错阵列更易于实际应用。
[0011]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【专利附图】
【附图说明】
[0012]图1显示一具有IDlR或ISlR存储单元结构的理想RRAM 3D交错阵列的示意图。
[0013]图2显示一 RRAM的本发明实施例的存储单元结构。
[0014]图3显示依照本发明一实施例的用于3D交错阵列的RRAM存储单元结构的应用的示意图。
[0015]图4显示依照本发明一实施列的RRAM的电流对电压的图示。
[0016]主要元件标号说明
[0017]102导线104导线
[0018]108图案化金属层110微影工艺
[0019]202第一电极层204第一电阻转换层
[0020]206第二电阻 转换层208第二电极层
[0021]302相互平行的水平导线304第一电阻转换层
[0022]306第二电阻转换层308相互平行的垂直导线
【具体实施方式】
[0023]以下将详述本发明实施例的制作与使用方式。然而，应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此技艺人士自本发明的申请专利范围中所能推及的所有实施方式皆属本发明所欲揭露的内容。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或的上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
[0024]本发明提供一 RRAM存储单元结构，其不具有选择器，但可表现出类似于IDlR或ISlR存储单元结构的自整流及自选择的特性。此外，本发明的RRAM存储单元结构可应用于RRAM3D交错阵列
[0025]图2显示为依照本发明的电阻式随机存取存储器(RRAM)的存储单元结构。此RRAM的存储单元包含一第一电极层202、一第一电阻转换层204、一第二电阻转换层206及一第二电极层208。第一电阻转换层204及第二电阻转换层206可夹设于第一电极层202及第二电极层208之间。在某些实施例中，第一电阻转换层204可邻接第一电极层202，且第二电阻转换层206可邻接第二电极层208。第一电阻转换层204可与第二电阻转换层206直接接触，并形成欧姆接触。
[0026]第一电极层202可包含一金属兀素。在一实施例中，第一电极层202的金属兀素的氧化物可为能隙相对较小的绝缘材料。第二电极层208可包含另一金属元素(不同于第一电极层202的金属兀素)。在一实施例中，第二电极层208的金属兀素的氧化物可为能隙相对较大的绝缘材料。第一电极层202及第二电极层208的金属元素可择自下列组成的族群:T1、Ta、N1、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、S1、Ge 及前述的合金。例如，在一实施例中，第一电极层202可为Ti层，且第二电极层208可为Ta层。在另一实施例中，第一电极层202可为Ta层，且弟二电极层208可为Hf层。
[0027]第一电阻转换层204可由一具有第一能隙的绝缘体形成。第二电阻转换层206可由一具有第二能隙的绝缘体形成，且第二能隙较第一能隙大。在一实施例中，第一能隙及第二能隙可为约IeV至约9eV。在某些实施例中，第二能隙可较第一能隙大至少约0.5eV。
[0028]在某些实施例中，第一电阻转换层204可由第一电极层202的金属元素的氧化物形成，且第二电阻转换层206可由第二电极层208的金属元素的氧化物形成。例如，在一实施例中，当第一电极层202由Ti形成时，第一电阻转换层204由TiO2形成，且当第二电极层208由Ta形成时，第二电阻转换层206由Ta2O5形成。在另一实施例中，当第一电极层202由Ta形成时，第一电阻转换层204由Ta2O5形成，且当第二电极层208由Hf形成时，第二电阻转换层206由HfO2形成。此RRAM存储单元结构的各膜层的各种材料皆可使用目前于工业上广泛应用的材料。
[0029]在一实施例中，第一电阻转换层204可由直接氧化第一电极层202的外部部分形成。例如，第一电阻转换层204可直接通过热氧化法或激光氧化法自第一电极层202形成。在其他实施例中，第一电阻转换层204可由任意沉积方法形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。第二电阻转换层206可由任意合适的沉积方法形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、电浆增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。在某些实施例中，第一电阻转换层204的厚度可为约Inm至约80nm。第二电阻转换层206的厚度可为约Inm至约80nm
[0030]此RRAM存储单元结构可为一双极型(bipolar)的RRAM。在施予一约IV的最小非负偏压时，此RRAM存储单元结构可位于设定状态(set state),且当施予一约-1V的最小负偏压时，此RRAM存储单元结构可位于重设状态(reset state)。
[0031]此外,本发明所述的RRAM存储单元结构具有自限流(self-compliance)及自整流(self-rectifying)的特性。电流在正极性时被重整，有效抑制潜电流。例如，本发明所述的RRAM存储单元结构可具有一小于约10-4的电流限制极限(current compliance limitlevel) o在偏压约±2V时,此RRAM存储单元结构可具有一大于约105整流比(currentrectification ratio)(例如限流水平对整流水平的比例)。在某些实施例中，由于第二电阻转换层206的能隙较第一电阻转换层204的能隙大，流向第二电极层208的电流流经第二电阻转换层206时，会被第二电阻转换层206重整。流向第一电阻转换层204的电流则可轻易通过第一电阻转换层204。
[0032]因此，此RRAM存储单元结构可仅为IR存储单元结构，且显现类于似传统与非线性选择器连接的电阻器(例如1T1R、1D1R、1S1R、1BJT1R)的性质。此外，此RRAM存储单元结构可免去初始形成步骤(forming-free),即此RRAM存储单元结构可不需初始形成电压以作活化。通常而言，初始形成电压的电压较大，有时会伤害RRAM存储单元结构。此可免去初始形成步骤的RRAM存储单元结构因而具有较佳的可靠度。
[0033]图3显示RRAM存储单元结构依照本发明一实施例应用至3D交错阵列的示意图。此RRAM3D交错阵列可包含一组彼此平行的水平导线302 (例如朝图3的Y轴延伸)及一组彼此平行的垂直导线308 (例如朝图3的Z轴延伸)。RRAM存储单元结构的阵列形成于这些彼此平行的水平导线302及彼此平行的水平导线308的交错点之间。每一 RRAM存储单元结构可沿一水平方向设置(此水平方向垂直于导线302及导线308的延伸方向)。
[0034]在一实施例中，这些彼此平行的水平导线302可用作于RRAM存储单元结构的第一电极层，且这些彼此平行的垂直导线308可用作于RRAM存储单元结构的第二电极层。导线302及导线308可各自由与前述实施例的第一电极层202及第二电极层208相同或相似的材料形成。或者，导线302及导线308可各自由与前述实施例的第二电极层208及第一电极层202相同或相似的材料形成。在一实施例中，导线302可作为位线，导线308可为字线，或反之亦可。
[0035]第一电阻转换层304可形成于这些彼此平行的水平导线302上并可包覆该些水平导线302的侧壁，且第二电阻转换层306可形成于这些彼此平行的垂直导线308的侧壁上并可包覆该些垂直导线308的侧壁。易言之，每一 RRAM存储单元结构形成于第一电阻转换层304及第二电阻转换层306所直接接触之处。在一实施例中，第一电阻转换层304及第二电阻转换层306可各自由与前述实施例中的第一电阻转换层204及第二电阻转换层206由相同或相似的材料形成。或者，第一电阻转换层304及第二电阻转换层306可各自由与前述实施例中的第二电阻转换层206及第一电阻转换层204由相同或相似的材料形成。在某些实施例中，RRAM存储单元结构的3D交错阵列形成于半导体基材中。
[0036]如图3所示，RRAM3D交错阵列仅包含IR存储单元结构。因为本发明的IR存储单元结构不需中间金属层，故RRAM3D交错阵列可被轻易制造。并且，由于在此所述的IR存储单元结构具有自限流及自整流的特性，其亦可解决传统RRAM3D交错阵列的IR存储单元的潜电流的问题。因此，本发明所述的RRAM3D交错阵列可用于下一代的非易失性存储器，且具有极大的潜力可取代快闪式存储器装置。
[0037]图4显示依照本发明实施例的RRAM的电流对电压图。在此实施例中，此RRAM由一 Ti电极、一 TiO2层、一 Ta2O5层及一 Ta电极依续堆叠形成，其中TiO2层的厚度为60nm，且Ta2O5层的厚度为20nm。
[0038]如图4所示，本发明实施例的RRAM可看出明显的自整流特性。此外，该RRAM为一双极型(bipolar)的RRAM,其可通过施予一正电压而转换至设定(set)状态,且通过施予一负电压而转换至重设(reset)状态。该RRAM可被约+5V的最小电压转换至设定状态及被约-4V的最小电压转换至重设状态(+/-2V的电压用以进行读取而非用以设定或重设此装置)。并且，当负电压增加时(甚至增加至-4V)，本发明的RRAM可具有一小于约10_4的电'流限制极限(current compliance limit level)。
[0039]虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。再者，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属【技术领域】中具有通常知识者可从本发明揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大体相同功能或获得大体相同结果皆可使用于本发明中。因此，本发明的保护范围应以较宽广的范围或意义来解读。
【权利要求】
1.一种自整流RRAM存储单元结构，其特征在于，所述自整流RRAM存储单元结构包含: 一第一电极层，由一第一金属兀素形成； 一第二电极层，由一与该第一金属兀素不同的第二金属兀素形成； 一第一电阻转换层及一第二电阻转换层夹设于该第一电极层及该第二电极层之间，其中该第一电阻转换层及该第二电阻转换层形成一欧姆接触，且该第一电阻转换层具有一第一能隙，该第二电阻转换层具有一第二能隙，该第一能隙小于该第二能隙。
2.根据权利要求1所述的自整流RRAM存储单元结构，其特征在于，该第一电阻转换层由该第一金属元素的氧化物形成，且该第二电阻转换层由该第二金属元素的氧化物形成。
3.根据权利要求2所述的自整流RRAM存储单元结构，其特征在于，该第一电阻转换层为该第一电极层的热氧化产物或激光氧化产物。
4.根据权利要求3所述的自整流RRAM存储单元结构，其特征在于，该第一金属元素及该第二金属元素择自下列组成的族群:T1、Ta、N1、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、S1、Ge及前述的合金。
5.根据权利要求1所述的自整流RRAM存储单元结构，其特征在于，该自整流RRAM存储单元结构为一双极型的RRAM。
6.根据权利要求1所述的自整流RRAM存储单元结构，其特征在于，该第二能隙较该第一能隙大至少约0.5eVo
7.根据权利要求1所述的自整流RRAM存储单元结构，其特征在于，该第一电阻转换层为Ti层，该第二电阻转换层为Ta层。
8.一种RRAM3D交错阵列，其特征在于，所述RRAM3D交错阵列包含:` 一组彼此平行的垂直导线，由一第一金属元素形成； 一组彼此平行的水平导线，由一与该第一金属元素不同的第二金属元素形成； 一第一电阻转换层，形成于该组彼此平行的垂直导线的侧壁上；以及 一第二电阻转换层，形成于该组彼此平行的水平导线的侧壁上，其中该第一电阻转换层及该第二电阻转换层形成欧姆接触于该组彼此平行的垂直导线及该组彼此平行的水平导线的交会处，且该第一电阻转换层具有一第一能隙，该第二电阻转换层具有一第二能隙，该第一能隙小于该第二能隙。
9.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该第一电阻转换层由该第一金属元素的氧化物形成，且该第二电阻转换层由该第二金属元素的氧化层形成。
10.根据权利要求9所述的RRAM3D交错阵列，其特征在于，该第一电阻转换层为热氧化产物。
11.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该第一金属元素及该第二金属元素择自下列组成的族群:T1、Ta、N1、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、S1、Ge及前述的合金。
12.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该第二能隙较该第一能隙大至少约0.5eV0
13.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该组彼此平行的水平导线为位线，且该组彼此平行的垂直导线为字线。
14.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该组彼此平行的水平导线为字线，且该组彼此平行的垂直导线为位线。
15.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该第一电阻转换层包覆该组彼此平行的垂直导线的侧壁，且该第二电阻转换层包覆该组彼此平行的水平导线的侧壁。
16.根据权利要求8所述的RRAM3D交错阵列，其特征在于，该第一金属元素为Ti，该第二金属元素 为Ta。
【文档编号】H01L45/00GK103872245SQ201310597357
【公开日】2014年6月18日 申请日期:2013年11月22日 优先权日:2012年12月10日
【发明者】侯拓宏, 徐崇威, 王怡婷 申请人:华邦电子股份有限公司