一种具有提高抗浪涌电流能力的半导体装置制造方法
【专利摘要】本发明公开了一种具有提高抗浪涌电流能力的半导体装置；本发明的半导体装置，为一种改进型的TMBS二极管；本发明的半导体装置，在阳极下面具有P注入区，该注入区引入的PN结与肖特基结平行，在大电流条件下该PN结参与导通，对半导体的漂移区进行电导调制降低导通压降，从而使得该半导体装置具有抗浪涌电流能力。
【专利说明】 一种具有提高抗浪涌电流能力的半导体装置
【技术领域】
[0001]本发明涉及一种具有提高抗浪涌电流能力的半导体装置，本发明的半导体装置主要应用于功率电路。
【背景技术】
[0002]碳化硅半导体器件是下一代功率半导体器件的优秀代表。碳化硅半导体材料具有相对第一代硅功率半导体材料更优秀的电流导通和电压阻断能力，可以实现非常低的导通电阻和快速切换时间。因此适合在半导体功率器件方向的应用。
[0003]传统的碳化娃半导体器件TMBS 二极管(Trench Metal-Oxide-SemiconductorBarrier Schottky Diode)的阳极为纯肖特基结，不存在PN结。由于肖特基结基本没有少子注入现象，在恶劣的工况如浪涌电流条件下，传统型的TMBS 二极管的导通压降急剧增力口，器件的导通损耗随之迅速增加，从而导致器件损坏。因此需要在原有的器件结构中设计P注入区形成PN结。
[0004]本发明中提出的一种具有提高抗浪涌电流能力的TMBS 二极管，可以有效解决传统TMBS 二极管的问题。通过在阳极下方引入P注入区形成PN结，该PN结与肖特基结平行，在浪涌电流条件下参与导通，通过少子注入进行电导调制，从而降低导通压降，使器件具备抗浪涌电流能力。该结构不仅可以使器件具备抗浪涌电流能力，而且同时在沟槽底部形成的P注入区还能起到保护沟槽底部的作用，防止不理想的刻蚀表面形成电场集中，防止发生提前击穿，从而提高器件的可靠性。
【发明内容】
[0005]本发明提出一种具有提高抗浪涌电流能力的半导体装置，其特征在于，基于碳化硅TMBS 二极管结构，在阳极下方的SiC漂移层表面选择性注入Al离子形成P型注入区，该注入区引入PN结，与肖特基结平行，在大电流工作条件下，该PN结参与导通，对半导体漂移区进行电导调制，降低导通压降，从而使得该半导体装置具有抗浪涌电流能力。
[0006]本发明提出一种具有提高抗浪涌电流能力的半导体装置，其特征在于，基于碳化硅TMBS 二极管结构，在沟槽底部注入Al离子形成P型注入区，在反向阻断状态下该注入区能够保护沟槽底部，防止不理想的刻蚀表面形成电场集中，防止沟槽底部发生提前击穿，从而能够提高该半导体装置的可靠性。
【专利附图】
【附图说明】
[0007]图为本发明的一种半导体装置的截面图
[0008]符号说明
[0009]I 阴极
[0010]2 SiC 衬底
[0011]3 SiC 漂移层[0012]4沟槽P注入区
[0013]5台面P注入区
[0014]6氧化层
[0015]7阳极。
【权利要求】
1.一种具有提高抗浪涌电流能力的半导体装置，其特征:阳极和阴极；碳化硅半导体与所述阳极形成肖特基接触，阴极形成欧姆接触。
2.如权利要求1所述的器件，其中，所述器件的第一层半导体为SiC衬底。
3.如权利要求1所述的器件，其中，所述器件的第二层半导体为SiC漂移层。
4.如权利要求3所述的器件，其中，所述SiC漂移层的表面用RIE(Reactive1nEtching)方法刻蚀形成深槽结构。
5.如权利要求4所述的器件，其中，所述沟槽与沟槽之间未刻蚀区域为台面结构。
6.如权利要求5所述的器件，其中，所述台面结构的两边注入A等离子形成P型注入区。
7.如权利要求4所述的器件，其中，所述沟槽底部注入Al离子形成P型注入区保护沟槽底部。
8.如权利要求4所述的器件，其中，所述沟槽底部和侧壁覆盖一层氧化层。
9.如权利要求5所述的器件，其中，所述台面结构上覆盖阳极金属形成肖特基接触。
10.如权利要求9所述的器件，其中，所述阳极金属延伸到沟槽中，覆盖在氧化层上面形成MOS势垒。
11.如权利要求1所述的器件，其中，所述阴极为Ni金属与碳化硅衬底背面形成欧姆接触。
【文档编号】H01L23/62GK103887286SQ201310637578
【公开日】2014年6月25日 申请日期:2013年11月29日 优先权日:2013年11月29日
【发明者】何敏, 任娜, 王珏 申请人:杭州恩能科技有限公司