金属与n型锗接触的制备方法与应用的制作方法
【专利摘要】本发明公开了一种金属与N型锗接触的制备方法与应用。该方法包括:对N型锗衬底进行表面清洗；后在N型锗衬底表面沉积一层厚度为0.3～10nm的N型掺杂的半导体层；再在N型掺杂的半导体层外表面沉积一层金属层。上述金属与N型锗接触的制备方法通过插入特定厚度的N型掺杂的半导体层，不仅有利于削弱费米能级钉扎，降低电子势垒，减小肖特基势垒电阻，且有利于降低隧穿电阻。同时，本发明的N型掺杂的半导体层在降低隧穿电阻的同时，也使隧穿电阻与N型掺杂的半导体层厚度的相关性减弱，降低了在N型掺杂的半导体层的制备工艺中对N型掺杂的半导体层厚度均匀性的限制。
【专利说明】金属与N型锗接触的制备方法与应用
【技术领域】
[0001]本发明属于半导体器件领域，具体涉及一种金属与N型锗接触的制备方法与应用。
【背景技术】
[0002]目前，集成电路的特征尺寸已经缩小到22nm，依靠缩小尺寸提高器件性能的方法正面临着物理极限与工艺技术的双重考验。延续集成电路的发展，需要研发新型的器件结构，探索迁移率更高的沟道材料。
[0003]锗(Ge)具有比硅(Si)更高的迁移率，即Ge的电子和空穴的迁移率分别是Si材料的2倍和4倍，且Ge能够提供更大的驱动电流和更快的开关速度。Ge的禁带宽度比Si小，相应地驱动电压也更低。另外，Ge与Si同属第IV主族材料，在晶格结构、化学性质等方面具有很多相同的性质，Ge器件的制造工艺与Si集成电路工艺几乎完全兼容。因此，采用Ge替代传统的Si来作为器件的沟道材料，是解决集成电路发展瓶颈的一条有效路径。
[0004]现有技术中，Ge沟道P型场效应管具有很好的性能，但Ge沟道N型场效应管的器件特性却并不理想，Ge沟道N型场效应管性能欠佳的主要原因之一是金属与N型锗接触的接触电阻值较高。
[0005]对于像Ge —样具有高迁移率和窄禁带宽度的半导体，费米能级钉扎效应很严重。Ge的费米能级被钉扎在价带顶上方约0.1eV处，导致金属与N型锗接触时的电子势垒很高，达到0.45eV以上，且与金属的功函数几乎无关，高的电子势垒带来大的肖特基势垒电阻。为了消除金属与N型锗接触时的费米能级钉扎效应，通常的方法是在金属与N型锗之间插入厚度在IOnm以下的绝缘界面层，如氮化硅(Si3N4)、氮化锗(Ge3N4)、氧化镁(MgO)、氧化铝(Al2O3)和氧化锗(GeO2)等。插入绝缘界面层的有利影响是:改善了 Ge表面的晶体质量，阻碍了金属波函数向N型锗的传输，从而削弱甚至完全消除费米能级钉扎效应，使得金属与N型锗接触时的电子势垒高度可以通过改变金属功函数来进行调节，也即低的功函数带来低的电子势垒高度。费米能级钉扎效应被消除后，可方便地选取合适的金属与N型锗接触，降低电子势垒，从而降低肖特基势垒电阻。
[0006]然而，插入绝缘界面层又带来新的问题:隧穿电阻。隧穿电阻随着界面层厚度的增加和界面层与N型锗能带之间导带带阶的升高而增大。并且，界面层的厚度存在优化值。界面层较薄时，去费米能级钉扎效应不理想，电子势垒高，肖特基势垒电阻大；界面层较厚时，隧穿电阻较大。接触电阻(包括肖特基势垒电阻和隧穿电阻等)随着界面层厚度的增加先减小后增加。界面层厚度的优化值难以被确定，且厚度的允许偏差小，对界面层制备工艺有较高要求。
【发明内容】
[0007]本发明的目的在于克服现有技术的上述不足，提供一种通过插入特定厚度的N型掺杂的半导体层来降低金属与N型锗接触的接触电阻的金属与N型锗接触的制备方法。[0008]本发明的另一目的是提供一种金属与N型锗接触的制备方法的应用。
[0009]为了实现上述发明目的，本发明的技术方案如下:
[0010]一种金属与N型锗接触的制备方法，包括如下步骤:
[0011 ] 对N型锗衬底进行表面清洗；
[0012]在所述N型锗衬底表面沉积一层厚度为0.3?IOnm的N型掺杂的半导体层；
[0013]在所述N型掺杂的半导体层外表面沉积一层金属层。
[0014]以及，上述金属与N型锗接触的制备方法在半导体器件上的应用。
[0015]上述金属与N型锗接触的制备方法通过插入特定厚度的N型掺杂的半导体层，不仅有利于削弱费米能级钉扎，降低电子势垒，减小肖特基势垒电阻，且有利于降低隧穿电阻。同时，本发明的N型掺杂的半导体层在降低隧穿电阻的同时，也使隧穿电阻与N型掺杂的半导体层厚度的相关性减弱，降低了在N型掺杂的半导体层的制备工艺中对N型掺杂的半导体层厚度均匀性的限制。
[0016]上述金属与N型锗接触的制备方法在半导体器件上的应用，可有效改善Ge沟道N型场效应管性能，适于工业化生产集成电路半导体器件。
【专利附图】
【附图说明】
[0017]图1为本发明实施例的金属与N型锗接触的制备方法的流程图。
【具体实施方式】
[0018]为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例与附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0019]本发明的目的是提供一种金属与N型锗接触的制备方法。
[0020]为了实现上述发明目的，本发明的技术方案如下:
[0021]一种金属与N型锗接触的制备方法，其制备方法的流程如图1所示，包括如下步骤:
[0022]SO1.对N型锗衬底进行表面清洗；
[0023]S02.在所述N型锗衬底表面沉积一层厚度为0.3?IOnm的N型掺杂的半导体层；
[0024]S03.在所述N型掺杂的半导体层外表面沉积一层金属层。
[0025]上述步骤SOl中，由于锗器件具有良好的迁移率，且能够提供更大的驱动电流和更快的开关速度，因此N型锗衬底是制备半导体器件的沟道材料的较佳选择。作为优选实施例，上述N型锗衬底为体锗衬底、锗覆绝缘衬底或外延锗衬底中的任一种。作为进一步优选实施例，上述N型锗衬底优选为自由电子浓度达到在I X IO19Cm3的体锗衬底。
[0026]上述步骤SOl中，为改善N型锗衬底的表面态，需对N型锗衬底进行表面清洗，以去除表面污垢和自然氧化层。其中，表面清洗的步骤如下:
[0027]①将N型锗衬底置于丙酮和乙醇中依次超声10分钟；
[0028]②冷却去离子水冲洗N型锗衬底；
[0029]③将N型锗浸泡于HCl =H2O的体积比为1:4的混合溶液约30s，盐酸的质量分数为 36% ；[0030]④冷却去离子水冲洗N型锗衬底；
[0031]⑤依次重复步骤③和④三遍；
[0032]⑥N2吹干N型锗衬底。
[0033]上述清洗步骤为后续在锗衬底表面淀积N型掺杂的半导体层提供洁净的表面，以防止因氧化层或表面污垢使金属与N型锗衬底接触的接触电阻进一步增大，使得N型掺杂的半导体层的厚度难以限定到优化值。
[0034]上述步骤S02中，作为优选实施例，在N型锗衬底上沉积N型掺杂的半导体层的沉积方法为现有的磁控溅射法、原子层沉淀法、电子束蒸发法或化学气相沉积法中的任一种，该优选的沉积方法有利于沉积高质量的N型掺杂的半导体层。
[0035]作为另一优选实施例，上述步骤S02中N型掺杂的半导体层的材质优选为氧化锌、氧化铟锡或氧化钛中的任一种，这是因为氧化锌、氧化铟锡或氧化钛的禁带宽度和介电常数均较大，例如氧化锌、氧化铟锡和氧化钛的禁带宽度分别为3.37eV、4.06eV和3.06eV，介电常数分别为9、9和80，这样，有利于削弱费米能级钉扎，降低电子势垒，减小肖特基势垒电阻。
[0036]另外，优选的氧化锌、氧化铟锡或氧化钛在制备过程中容易形成非化学计量比缺陷，多出游离于晶体中的自由电子，成为非故意掺杂的N型半导体。N型掺杂的半导体有利于降低隧穿电阻。这是因为N型掺杂有利于降低导带带阶。而N型掺杂的半导体层有利于降低在N型掺杂的半导体层的制备工艺中对N型掺杂的半导体层厚度均匀性的限制是因为电子隧穿进入该N型掺杂的半导体层后其运动是通常的扩散-漂移运动，电子隧穿深度仅为N型掺杂的半导体层的耗尽区厚度，而不再是整个N型掺杂的半导体层厚度。
[0037]作为优选实施例，上述步骤S02中N型锗衬底与N型掺杂的半导体层的导带带阶小于0.leV，例如氧化锌N型掺杂的半导体层与N型锗能带之间的导带带阶仅为-0.leV，氧化铟锡N型掺杂的半导体层与N型锗能带之间的导带带阶仅为-0.leV，氧化钛N型掺杂的半导体层与N型锗能带之间的导带带阶仅为-0.06eV，较小的导带带阶有利于降低隧穿电阻。
[0038]作为优选实施例，上述步骤S02中N型掺杂的半导体层的自由电子浓度在I X IO18Cm3以上，该优选的自由电子浓度有利于降低隧穿电阻，自由电子浓度越高，越有利降低隧穿电阻。这是因为电子浓度越高，N型锗衬底与N型掺杂的半导体层的导带带阶越小。
[0039]上述步骤S02淀积的N型掺杂的半导体层的厚度限定为0.3?10nm，该N型掺杂的半导体层厚度的优化不仅可去除或减小肖特基势垒电阻，也可减小隧穿电阻。具体地，当N型掺杂的半导体层的厚度低于0.3nm时，去费米能级钉扎效应不理想，电子势垒高，肖特基势垒电阻大；N型掺杂的半导体层厚度高于IOnm时，隧穿电阻较大。
[0040]上述步骤S03中，采用现有的磁控溅射、原子层沉淀、电子束蒸发或化学气相沉积中的任一方法在N型掺杂的半导体层外表面沉积一层金属层。作为优选实施例，该金属层的金属优选为铝、钛、镍、金中的任一种，这是因为该类金属为低功函数金属，使得电子逃逸所需的能量小，便于形成自由电子。作为另一优选实施例，该金属层的厚度为50?500nm，在具体实施例中，该金属层的厚度为200nm，材质为铝。
[0041]上述金属与N型锗接触的制备方法通过在N型锗衬底和金属层之间插入一层N型掺杂的半导体层，选用禁带宽度和介电常数均较大且N型掺杂的氧化锌、氧化铟锡或氧化钛中的任一种导电材料，不仅有利于协同降低肖特基势垒电阻和隧穿电阻，更使得N型掺杂的半导体层的厚度容易确定，增加厚度的允许偏差，降低了 N型掺杂的半导体层的制备工艺的难度，适于工业化应用。
[0042]相应地，上述金属与N型锗接触的制备方法可在半导体器件上得以应用。
[0043]具体地，在应用时，制备半导体器件过程中淀积金属后需对半导体器件进行退火处理，该退火温度优选为200?500°C，时间为0.5?30min，该优选的工艺参数有利于提高半导体的器件特性。
[0044]上述金属与N型锗接触的制备方法在半导体器件上的应用，可有效改善Ge沟道N型场效应管性能，适于工业化生产半导体器件。
[0045]现以金属与N型锗接触的制备方法为例，对本发明进行进一步详细说明。
[0046]实施例1
[0047]一种金属与N型锗接触的制备方法，包括如下步骤:
[0048]Sll.选择N型体锗衬底，后对N型体锗衬底进行表面清洗，具体清洗步骤如下:
[0049]①将N型体锗衬底置于丙酮和乙醇中依次超声10分钟；
[0050]②冷却去离子水冲洗N型体锗衬底；
[0051]③将N型体锗衬底浸泡于HCl =H2O的体积比为1:4的混合溶液约30s，盐酸的质量分数为36% ；
[0052]④冷却去离子水冲洗N型体锗衬底；
[0053]⑤依次重复步骤③和④三遍；
[0054]⑥N2吹干N型体锗衬底。
[0055]S12.采用现有的磁控溅射方法在清洗后的N型锗表面淀积2nm的氧化锌N型掺杂的半导体层，其中，磁控派射的条件为:祀材为高纯氧化锌陶瓷祀，祀材规格为50mmX5mm,靶材到N型锗衬底的距离为10cm，工作气体为高纯氩气，溅射时基片旋转，速率为20r/min，溅射功率为50?200W，压强为0.2?2.0Pa,衬底温度为150?300°C。当溅射功率为150W，工作压强为0.5Pa时，溅射速率约为0.05nm/s。溅射时间为40s，即获得厚度为2nm的氧化锌N型掺杂的半导体层；
[0056]S13.采用现有的磁控溅射方法在获得的氧化锌N型掺杂的半导体层外表面淀积200nm 的 Ti。
[0057]实施例2
[0058]一种金属与N型锗接触的制备方法，其具体步骤与实施例1相似，区别在于:实施例2的S22步骤中选用的N型掺杂的半导体层的材质为氧化铟锡，其具体的磁控溅射的条件为:靶材为高纯氧化铟锡陶瓷靶，其In2O3与SnO2的质量百分比为90%: 10%，靶材规格为348mmX92mm，靶材到N型锗衬底的距离为10cm，工作气体为高纯氩气和氧气，溅射时基片旋转，速率为20r/min，溅射功率为50?200W，压强为0.2?2.0Pa,衬底温度为150?3000C。当溅射功率为100W，工作压强为0.5Pa时，溅射速率约为0.05nm/s，溅射时间为40s，即可获得厚度为2nm的氧化铟锡。
[0059]实施例3
[0060]一种金属与N型锗接触的制备方法，其具体步骤与实施例1相似，区别在于:实施例2的S22步骤中选用的N型掺杂的半导体层的材质为氧化钛，其具体的原子层沉积的实验条件如下:生长源为四(二甲氨基)钛和水，衬底温度为150~250°C，优选为150°C，生长速率约为0.05nm/周期，生长周期数为40，即可获得厚度为2nm的氧化钛。
[0061]对比实施例1
[0062]一种金属与N型锗接触的制备方法，其具体步骤与实施例1相似，区别在于:对比实施例1中不包括实施例1的步骤S02，即本实施例的具体步骤如下:
[0063]Dll.选择N型体锗衬底，后对N型体锗衬底进行表面清洗，具体清洗步骤如下:
[0064]①将N型体锗衬底置于丙酮和乙醇中依次超声10分钟；
[0065]②冷却去离子水冲洗N型体锗衬底；
[0066]③将N型体锗衬底浸泡于HCl =H2O的体积比为1:4的混合溶液约30s，盐酸的质量分数为36% ；
[0067]④冷却去离子水冲洗N型体锗衬底；
[0068]⑤依次重复步骤③和④三遍；
[0069]⑥N2吹干N型体锗衬底。
[0070]D12.采用现有的磁控溅射方法在N型体锗衬底的表面淀积200nm的Ti。
[0071]对比实施例2
[0072]—种金属与N型锗接触的制备方法，其具体步骤与实施例1相似，区别在于:对比实施例2的D22步骤中选用的界面层为绝缘层，其材质为氧化铝，其具体的原子层沉积的实验条件如下:生长源为三甲基铝和水，衬底温度为150~250°C，优选为200°C，生长速率约为0.1nm/周期,生长周期数为20,即可获得厚度为2nm的氧化招。
[0073]性能测试:
[0074]将上述实施例1~3和对比实施例1~2制备的N型锗/N型掺杂的半导体层/金属层整体进行测试，测试参数为金属与N型锗接触的比接触电阻率。其测试结果如下:
[0075]表1
[0076]
【权利要求】
1.一种金属与N型锗接触的制备方法，包括如下步骤: 对N型锗衬底进行表面清洗； 在所述N型锗衬底表面沉积一层厚度为0.3?IOnm的N型掺杂的半导体层； 在所述N型掺杂的半导体层外表面沉积一层金属层。
2.根据权利要求1所述的金属与N型锗接触的制备方法，其特征在于，所述N型掺杂的半导体层为宽禁带半导体层，其禁带宽度在3.0eV以上，自由电子浓度在IXlO18Cm3以上。
3.根据权利要求1所述的金属与N型锗接触的制备方法，其特征在于，所述N型掺杂的半导体层的材质为氧化锌、氧化铟锡或氧化钛中的任一种。
4.根据权利要求1所述的金属与N型锗接触的制备方法，其特征在于，所述N型锗衬底与所述N型掺杂的半导体层的导带带阶小于0.1eV0
5.根据权利要求1?4任一所述的金属与N型锗接触的制备方法，其特征在于，所述半导体层沉积的方法为磁控溅射法、原子层沉淀法、电子束蒸发法或化学气相沉积法中的任一种。
6.根据权利要求1?4任一所述的金属与N型锗接触的制备方法，其特征在于，所述N型锗衬底为体锗衬底、锗覆绝缘衬底、外延锗衬底中的任一种。
7.根据权利要求1?4任一所述的金属与N型锗接触的制备方法，其特征在于，所述金属层的金属为招、钛、镍、金中的任一种。
8.根据权利要求1?4任一所述的金属与N型锗接触的制备方法，其特征在于，所述金属层的厚度为50?500nm。
9.根据权利要求1?8任一所述的金属与N型锗接触的制备方法在半导体器件上的应用。
【文档编号】H01L21/336GK103887228SQ201410077067
【公开日】2014年6月25日 申请日期:2014年3月4日 优先权日:2014年3月4日
【发明者】周志文, 沈晓霞, 李世国 申请人:深圳信息职业技术学院