一种高压芯片led结构及其制作方法
【专利摘要】本发明提供一种高压芯片LED结构及其制作方法，通过在N型半导体层上设置接触层保护N型半导体层，使其免受刻蚀等离子体损伤的影响，解决了高压芯片的电压问题；并且，在接触层形成之前，同步形成了阻挡层、腐蚀辅助层和侧壁过度保护层，在解决了LED芯片光型的同时，提高了LED芯片的可靠性和抗击穿能力。其次，通过动态刻蚀工艺形成隔离槽，解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题。再次，在形成最终的钝化保护膜之前，对高压LED芯片的表面及侧壁进行等离子体处理，解决了高压LED芯片开启电压的问题。
【专利说明】一种高压芯片[￡0结构及其制作方法
【技术领域】
[0001]本发明属于半导体光电芯片制造领域，尤其涉及一种高压芯片[￡0结构及其制作方法。
【背景技术】
[0002]自从20世纪90年代初商业化以来，经过二十几年的发展基[￡0已被广泛应用于户内外显示屏、投影显示用照明光源、背光源、景观亮化照明、广告、交通指示等领域，并被誉为二十一世纪最有竞争力的新一代固体光源。然而对于半导体发光器件[￡0来说，要代替传统光源，进入高端照明领域，必须考虑两个因素:一是发光亮度的提升，二是良率和可靠性的提升。
[0003]近年来，在政府各种政策的激励和推动下，各种为提高[￡0发光亮度的技术应运而生，例如图形化衬底技术、侧壁粗化技术、081？技术、优化电极结构、在衬底或透明导电膜上制作二维光子晶体等。其中图形化衬底技术最具成效，在2010年到2012年间，前后出现的锥状结构的干法图形化衬底和金字塔形状的湿法图形化衬底完全取代了表面平坦的蓝宝石衬底成为[￡0芯片的主流衬底，使[￡0的晶体结构和发光亮度都得到了革命性的提高。
[0004]随着半导体集成技术的高速发展，一种称为高压芯片的1^0结构应运而生，此种结构的120 —般是在发光半导体层形成后，通过光刻刻蚀工艺在所述发光半导体层上形成隔离槽，再在隔离槽内填充隔离层，最后在各绝缘分离的发光半导体层上制作电极并形成串联结构；虽然此种结构可以提高120的发光亮度，使120的发光亮度上了一个新的台阶，但此种制作工艺也会降低[￡0芯片的良率和可靠性；首先，现有刻蚀工艺均匀性的局限性导致的在形成的隔离槽内总有部分区域存在半导体材料残留现象会导致串联芯片因短路而失效；其次，在形成接触层的过程中很容易在隔离槽的侧壁上形成残留，这将大大影响120芯片的可靠性及抗击穿能力、甚至会影响开启电压；第三，在通过沉积和刻蚀工艺在隔离槽内填充隔离层的过程中，等离子刻蚀会对半导体层产生损失，这大大影响了 120芯片的电压；最后，由于接触层腐蚀的各向同性的影响导致的接触层边缘锯齿现象会影响120芯片的光型。
[0005]因此，亟待研发一种能够解决上述问题的高压芯片[￡0结构及其制作方法。
【发明内容】
[0006]本发明的目的在于提供一种提高高压芯片120可靠性和抗击穿能力且能同时降低其生产成本的120结构及其制作方法。
[0007]为解决上述问题，本发明提供一种高压芯片120结构制作方法，包括:
[0008]提供一衬底；
[0009]在所述衬底上形成发光半导体层，所述发光半导体层包括依次层叠的~型半导体层、有源层和？型半导体层；
[0010]刻蚀所述发光半导体层形成若干阶梯型通孔，所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽，所述凹槽暴露所述~型半导体层的表面，所述隔离槽暴露所述衬底的表面，所述凹槽的截面宽度大于所述隔离槽的截面宽度，所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层；
[0011]在所述？型半导体层以及阶梯型通孔的内壁上形成绝缘薄膜，并刻蚀所述绝缘薄膜同步形成阻挡层、腐蚀辅助层和侧壁过度保护层，所述阻挡层以及腐蚀辅助层均位于所述？型半导体层上且所述腐蚀辅助层呈环状包围所述阻挡层，所述侧壁过度保护层覆盖所述凹槽的侧壁以及隔离槽的侧壁及底壁并与所述腐蚀辅助层连接；
[0012]在所述？型半导体层、阻挡层、腐蚀辅助层和侧壁过度保护层上形成接触薄膜，刻蚀去除所述腐蚀辅助层和侧壁过度保护层上的接触薄膜形成接触层；
[0013]刻蚀去除所述腐蚀辅助层和侧壁过度保护层；
[0014]在每个独立发光半导体层的隔离槽内填充隔离层；
[0015]在每个独立发光半导体层的阻挡层上方的接触层上形成第一电极，在每个独立发光半导体层的阶梯型通孔内的接触层上形成第二电极，并将部分相邻的独立发光半导体层的第二电极和第一电极电连接形成串联结构；
[0016]在所述独立发光半导体层所有暴露的表面上形成钝化保护层，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔。
[0017]可选的，在所述的高压芯片[￡0结构制作方法中，通过动态刻蚀工艺在所述发光半导体层中形成隔离槽，所述动态刻蚀工艺包括:
[0018]步骤一:所述衬底相对静止于刻蚀机台的反应腔体内，采用感应耦合等离子体对发光半导体层执行刻蚀工艺；
[0019]步骤二:终止感应耦合等离子体刻蚀工艺，所述衬底发生对称性运动；
[0020]重复上述步骤一和步骤二直至形成所述隔离槽。
[0021]可选的，在所述的高压芯片120结构制作方法中，在形成串联结构之后、形成所述钝化保护层之前，还包括:对发光半导体层的表面及阶梯型通孔的侧壁进行等离子处理。所述等离子体为笑气等离子体或氧气等离子体。
[0022]可选的，在所述的高压芯片[￡0结构制作方法中，所述侧壁过度保护层还延伸至所述凹槽底壁的部分区域。
[0023]可选的，在所述的高压芯片[￡0结构制作方法中，在所述？型半导体层、阻挡层、腐蚀辅助层和侧壁过度保护层上形成接触薄膜后形成光刻胶层，所述光刻胶层暴露所述腐蚀辅助层和侧壁过度保护层上的接触薄膜，以所述光刻胶层为掩膜刻蚀去除所述腐蚀辅助层和侧壁过度保护层上的接触薄膜形成接触层。形成接触层时所采用的光刻胶层，在形成接触层后保留下来作为去除腐蚀辅助层和侧壁过度保护层的掩膜层，填充隔离层之前去除所述光刻胶层。
[0024]可选的，在所述的高压芯片[￡0结构制作方法中，所述隔离层为环氧基光刻胶、丙烯酸基光刻胶、806或聚酰亚胺中的至少一种。
[0025]可选的，在所述的高压芯片[￡0结构制作方法中，所述接触层的材料为I丁0。
[0026]可选的，在所述的高压芯片[￡0结构制作方法中，形成所述独立发光半导体层的第一电极和第二电极的同时形成电极连接层，部分相邻的独立发光半导体层的第二电极和第一电极通过所述电极连接层电连接形成串联结构。
[0027]可选的，在所述的高压芯片[￡0结构制作方法中，所述隔离层还覆盖相邻的独立发光半导体层的？型半导体层表面。
[0028]根据本发明的另一面，还提供一种高压芯片[￡0结构，包括:
[0029]衬底；
[0030]形成于所述衬底上的发光半导体层，所述发光半导体层包括依次层叠的~型半导体层、有源层和？型半导体层；
[0031]形成于所述发光半导体层中的若干阶梯型通孔，所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽，所述凹槽暴露所述~型半导体层的表面，所述隔离槽暴露所述衬底的表面，所述凹槽的截面宽度大于所述隔离槽的截面宽度，所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层；
[0032]形成于所述？型半导体层上的阻挡层；
[0033]形成于所述？型半导体层上并覆盖阻挡层以及形成于所述~型半导体层上的接触层；
[0034]形成于每个独立发光半导体层的隔离槽内并覆盖相邻的独立发光半导体层的？型半导体层表面的隔离层；
[0035]形成于每个独立发光半导体层的阻挡层上方的接触层上的第一电极，形成于每个独立发光半导体层的阶梯型通孔内的接触层上的第二电极，部分相邻的独立发光半导体层的第二电极和第一电极电连接形成串联结构；以及
[0036]形成于所述独立发光半导体层所有暴露的表面上的钝化保护层，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔。
[0037]可选的，在所述的高压芯片[￡0结构中，所述隔离层为环氧基光刻胶、丙烯酸基光刻胶、806或聚酰亚胺中的至少一种。
[0038]可选的，在所述的高压芯片[￡0结构中，所述接触层的材料为1丁0。
[0039]可选的，在所述的高压芯片[￡0结构中，形成所述独立发光半导体层的第一电极和第二电极的同时形成电极连接层，部分相邻的独立发光半导体层的第二电极和第一电极通过所述电极连接层电连接形成串联结构。
[0040]与现有技术相比，本发明提供的高压芯片结构及其制作方法，通过在~型半导体层上设置接触层保护~型半导体层，使其免受刻蚀等离子体损伤的影响，解决了高压芯片的电压问题；并且，在接触层形成之前，同步形成了阻挡层、腐蚀辅助层和侧壁过度保护层，在解决了 [￡0芯片光型的同时，提高了 [￡0芯片的可靠性和抗击穿能力。
[0041]其次，本发明提供的高压芯片[￡0结构制作方法，通过动态刻蚀工艺形成隔离槽，解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题。
[0042]再次，本发明提供的高压芯片[￡0结构制作方法，在形成最终的钝化保护膜之前，对高压[￡0芯片的表面及侧壁进行等离子体处理，解决了高压1^0芯片开启电压的问题。
[0043]此外，各个独立发光半导体的第一电极和第二电极可以根据需求在形成独立发光半导体第一电极和第二电极的同时通过电极连接层电连接，即形成任意颗数的串联结构，形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装，降低了成本；并且，由于各个发光半导体层可以在形成电极的同时形成串联结构，所以本发明所提供的120结构能够在较大电压下工作。
【专利附图】
【附图说明】
[0044]参照附图，根据下面的详细描述，可以更加清楚地理解本发明。为了清楚起见，图中各层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中:
[0045]图1是本发明一实施例中衬底结构示意图；
[0046]图2是本发明一实施例中形成发光半导体层后的结构示意图；
[0047]图3是本发明一实施例中形成凹槽后的结构示意图；
[0048]图4是本发明一实施例中形成隔离槽后的结构示意图；
[0049]图5是本发明一实施例中形成绝缘薄膜后的结构示意图；
[0050]图6是本发明一实施例中形成阻挡层、腐蚀辅助层和侧壁保护层后的结构示意图；
[0051]图7是本发明一实施例中形成接触薄膜后的结构示意图；
[0052]图8是本发明一实施例中形成接触层后的结构示意图；
[0053]图9是本发明一实施例中去除腐蚀辅助层和侧壁保护层后的结构示意图；
[0054]图10是本发明一实施例中填充隔离层后的结构示意图；
[0055]图113是图10的俯视结构简图；
[0056]图116是沿113虚线的剖面图；
[0057]图12是本发明一实施例中形成电极后的结构示意图
[0058]图13是本发明一实施例中形成钝化保护层后的结构示意图；
[0059]图14是本发明一实施例中发光半导体层转动结构不意图；
[0060]图15是本发明一实施例中钝化保护层形成引线孔后的结构示意图；
[0061]图16是本发明一实施例中高压芯片[￡0结构制作方法的流程示意图。
【具体实施方式】
[0062]现在将参照附图来详细描述本发明的各种示例性实施例。
[0063]如图16所示，本发明的高压芯片120结构制作方法，包括如下步骤:
[0064]51:提供一衬底；
[0065]82:在所述衬底上形成发光半导体层，所述发光半导体层包括依次层叠的~型半导体层、有源层和？型半导体层；
[0066]33:刻蚀所述发光半导体层形成若干阶梯型通孔，所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽，所述凹槽暴露所述~型半导体层的表面，所述隔离槽暴露所述衬底的表面，所述凹槽的截面宽度大于所述隔离槽的截面宽度，所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层；
[0067]34:在所述？型半导体层以及阶梯型通孔的内壁上形成绝缘薄膜，并刻蚀所述绝缘薄膜同步形成阻挡层、腐蚀辅助层和侧壁过度保护层，所述阻挡层以及腐蚀辅助层均位于所述？型半导体层上且所述腐蚀辅助层呈环状包围所述阻挡层，所述侧壁过度保护层覆盖所述凹槽的侧壁以及隔离槽的侧壁及底壁并与所述腐蚀辅助层连接；
[0068]85:在所述？型半导体层、阻挡层、腐蚀辅助层和侧壁过度保护层上形成接触薄膜，刻蚀去除所述腐蚀辅助层和侧壁过度保护层上的接触薄膜形成接触层；
[0069]86:刻蚀去除所述腐蚀辅助层和侧壁过度保护层；
[0070]37:在每个独立发光半导体层的隔离槽内填充隔离层，所述隔离层还覆盖相邻的独立发光半导体层的？型半导体层的部分表面；
[0071]58:在每个独立发光半导体层的阻挡层上方的接触层上形成第一电极，在每个独立发光半导体层的阶梯型通孔内的接触层上形成第二电极，并将部分相邻的独立发光半导体层的第二电极和第一电极电连接形成串联结构；
[0072]39:在所述独立发光半导体层所有暴露的表面上形成钝化保护层，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔。
[0073]下面结合图1-15更详细地说明本发明所提供的高压芯片120结构及其制作方法。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0074]如图1所示，执行步骤31，提供一衬底1。所述衬底1优选为蓝宝石衬底，进一步的，所述衬底1为图形化的蓝宝石衬底。
[0075]如图2所示，执行步骤32，通过1(00工艺或分子束外延技术在所述衬底1上形成发光半导体层2，所述发光半导体层2至少包括依次层叠在衬底1上的~型半导体层21、有源层22和？型半导体层23。
[0076]如图3和图4所示，执行步骤33，刻蚀所述发光半导体层2形成若干阶梯型通孔，所述阶梯型通孔包括凹槽3以及与所述凹槽3连通的隔离槽4，所述凹槽3的截面宽度大于所述隔离槽4的截面宽度，所述凹槽3暴露所述~型半导体层21的表面，所述隔离槽4暴露所述衬底1的表面，所述阶梯型通孔将发光半导体层2分割成若干分离的独立发光半导体层。
[0077]具体的，在所述步骤33中，首先，如图3所示，通过常规的光刻刻蚀工艺在所述发光半导体层2的预定区域形成凹槽3，所述凹槽3贯穿？型半导体层23、有源层22和部分~型半导体层21，即，凹槽3内的？型半导体层23和有源层22完全被去除，而~型半导体层21被去除一部分；接着，如图4所示，在所述发光半导体层2中形成隔离槽4，所述隔离槽4暴露所述衬底1的表面，即，隔离槽4内的？型半导体层23、有源层22和~型半导体层21完全被去除，凹槽3和隔离槽4共同构成上宽下窄的阶梯型通孔。
[0078]优选实施例中，通过动态刻蚀工艺在所述发光半导体层2中形成隔离槽4，所述动态刻蚀工艺包括如下步骤:
[0079]步骤一:所述衬底1相对静止于刻蚀机台的反应腔体内，采用感应耦合等离子体对发光半导体层2执行刻蚀工艺；
[0080]步骤二:终止感应耦合等离子体刻蚀工艺，所述衬底1发生对称性运动；
[0081]循环重复步骤一和步骤二直至形成隔离槽4。
[0082]由于通常刻蚀机台的反应腔体内等离子体分布不均匀，若衬底1始终停留在一个位置直至完成隔离槽的刻蚀，片内均匀性不理想，因此步骤二中将所述衬底1进行对称性运动，即所述衬底1每次刻蚀后转动一定角度，每次刻蚀是在不同位置进行的，如此消除了反应腔体内离子分布不均匀带来的影响，通过上述动态刻蚀工艺形成隔离槽4，解决了现有刻蚀均匀性不佳导致的高压芯片因短路而失效的问题。
[0083]如图5和图6所示，执行步骤34，在所述？型半导体层23以及阶梯型通孔的内壁上形成绝缘薄膜5，刻蚀绝缘薄膜5同步形成阻挡层51、腐蚀辅助层52和侧壁过度保护层53，所述阻挡层51以及腐蚀辅助层52位于所述？型半导体层23上且所述腐蚀辅助层52呈环状包围所述阻挡层51，所述侧壁过度保护层53覆盖所述凹槽3的侧壁以及隔离槽4的侧壁及底壁。
[0084]具体的，在所述步骤34中，首先，如图5所示，通过或工艺在所述？型半导体层23以及阶梯型通孔的内壁上形成绝缘薄膜5 ；然后，如图6所示，通过光刻刻蚀工艺有选择地腐蚀部分绝缘薄膜5，同步形成阻挡层51、腐蚀辅助层52和侧壁过度保护层53，所述侧壁过度保护层53形成于所述阶梯型通孔内壁的部分区域并与所述腐蚀辅助层52连接，进一步的，所述侧壁过度保护层53还延伸至所述凹槽3底壁即~型半导体层21表面的部分区域，也就是说，阶梯型通孔的台阶的边缘被侧壁过度保护层53覆盖。
[0085]如图7和图8所示，执行步骤35，在所述发光半导体层2、阻挡层51、腐蚀辅助层52和侧壁过度保护层53上形成接触薄膜6，并刻蚀去除所述腐蚀辅助层52和侧壁过度保护层53上的接触薄膜，形成接触层61。
[0086]本发明在形成接触层之前，同步形成了阻挡层51、腐蚀辅助层52和侧壁过度保护层53，由于所述腐蚀辅助层52呈环状包围所述阻挡层51相当于限定了要刻蚀形成的接触层边界，例如所述腐蚀辅助层52为矩形环状，那么则可刻蚀得到矩形边缘平滑的接触层6匕，在解决了 1^0芯片光型的同时，提高了 [￡0芯片的可靠性和抗击穿能力。
[0087]具体的，在所述步骤35中，首先，如图7所示，通过蒸发、溅射或喷涂工艺在整个衬底表面形成接触薄膜6，所述接触层6的材料例如为110 ；然后，通过光刻工艺在？型半导体层23以及阻挡层51上形成光刻胶层，所述光刻胶层暴露所述腐蚀辅助层52和侧壁过度保护层53上的接触薄膜，然后以该光刻胶层为掩膜，刻蚀去除所述腐蚀辅助层52和侧壁过度保护层53上的接触薄膜，仅保留？型半导体层23以及阻挡层51上的接触薄膜形成接触层61，如图8所示，所述接触层61包括所述腐蚀辅助层52封闭区域内的部分6匕以及侧壁过度保护层53封闭区域内的部分61匕本发明通过在~型半导体层21上设置接触层6化保护~型半导体层21，可使~型半导体层21免受刻蚀等离子体损伤的影响，解决了高压芯片的电压问题。
[0088]如图9所示，执行步骤36，如图9所示，去除腐蚀辅助层52和侧壁过度保护层53。
[0089]较佳的，在所述步骤35中形成接触层61时所采用的光刻胶层，在形成接触层后并不去除，所述光刻胶层保留下来作为步骤36中湿法去除腐蚀辅助层52和侧壁过度保护层53的掩膜层，在步骤37之前去除所述光刻胶即可。
[0090]如图10所示，执行步骤37，在隔离槽4内填充隔离层7。图1匕是图10的俯视结构示意图，图1化是沿虚线的剖面图。如图113-116所示，所述隔离层7还覆盖相邻的独立发光半导体层的？型半导体层23表面，以确保所述隔离层7完全覆盖发光半导体层2的侧面，实现绝缘隔离相邻的独立发光半导体层的目的。所述隔离层7的顶面优选是倾斜面，更优选的，所述绝缘层7的顶面与凹槽3的底壁之间的角度0为135度，以便于后续形成电极连接层。其中，所述隔离层7可以为別-8(环氧基光刻胶)、1？！^丙烯酸基光刻胶)、301或聚酰亚胺中的至少一种。
[0091]如图12所示，执行步骤38，在每个独立发光半导体层的阻挡层51上方的接触层613上形成第一电极81，在每个独立发光半导体层的阶梯型通孔内的接触层6化上形成第二电极82，并有选择地且同步地将部分相邻的独立发光半导体层的第二电极82和第一电极81通过电极连接层83电连接(部分相邻的独立发光半导体层的第一电极81、第二电极82和电极连接层83连接成一整体结构)，使部分相邻的管芯形成串联结构。本发明的高压芯片[￡0结构制作方法中，可以根据需求在形成独立发光半导体第一电极和第二电极的同时形成电极连接层83，即形成任意颗数的串联结构，形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装，节约了测试、切割及封装成本；其次，由于所述各个发光半导体层可以在形成电极的同时形成串联结构，因而该高压芯片[￡0结构能够在较大电压下工作。
[0092]如图13和图15所示，执行步骤39，在所述独立发光半导体层所有暴露的表面上形成钝化保护层9，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔91、92。
[0093]具体的，在步骤39中，如图13所示，通过蒸发、溅射、?2(^0或工艺在所述独立发光半导体层所有暴露的侧壁上形成钝化保护层9 ；然后，如图15所示，通过光刻刻蚀工艺对串联结构中为首的独立发光半导体层上的第一电极81和为尾的独立发光半导体层上第二电极82上的钝化保护层9进行开孔工艺形成引线孔91、92，暴露出为首的独立发光半导体层上第一电极81的部分区域和为尾的独立发光半导体层上第二电极82的部分区域，以便于引线。所述钝化保护层9的材料例如为二氧化硅。
[0094]本实施例中，在所述钝化保护层9形成之前还包括对发光半导体层的表面及凹槽3和隔离槽4的侧壁进行等离子处理，所述等离子体为笑气等离子体或氧气等离子体。本发明去除腐蚀辅助层52和侧壁过度保护层53露出凹槽的侧壁，由此可采用笑气或氧气等离子体可去除侧壁上悬挂化学键，从而解决击穿的问题，进一步的，本发明之所以在形成接触层61后、形成钝化保护层9之前进行该等离子体处理，则是因为有了接触层61的保护可避免等离子体损伤？型半导体层。
[0095]优选的，如图14所示，为了在独立发光半导体层的上表面及其各侧壁上形成表面平坦的钝化保护层9，形成钝化保护层的过程中，衬底1在承载盘100的带动下公转的同时，所述衬底1还在进行高速自转(即发光半导体层在做两种形式的公转)。
[0096]结合图1至图15，本发明还提供一种120结构，包括:
[0097]衬底1 ；
[0098]形成于所述衬底1上的发光半导体层2，所述发光半导体层包括依次层叠的~型半导体层21、有源层22和？型半导体层23 ；
[0099]形成于所述发光半导体层2中的若干阶梯型通孔，所述阶梯型通孔包括凹槽3以及与所述凹槽3连通的隔离槽4，所述凹槽3暴露所述~型半导体层21的表面，所述隔离槽4暴露所述衬底1的表面，所述凹槽3的截面宽度大于所述隔离槽4的截面宽度，所述阶梯型通孔将发光半导体层2分割成若干分离的独立发光半导体层；
[0100]形成于所述？型半导体层23上的阻挡层51 ；
[0101]形成于所述？型半导体层23上并覆盖阻挡层51以及形成于所述~型半导体层21上的接触层61 ；
[0102]形成于每个独立发光半导体层的隔离槽内并覆盖相邻的独立发光半导体层的？型半导体层表面的隔离层7 ；
[0103]形成于每个独立发光半导体层的阻挡层51上方的接触层6匕上的第一电极81，形成于每个独立发光半导体层的阶梯型通孔内的接触层616上的第二电极82，部分相邻的独立发光半导体层的第二电极82和第一电极81通过电极连接层83电连接形成串联结构；
[0104]形成于所述独立发光半导体层所有暴露的表面上的钝化保护层9，所述钝化保护层9具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔91、92。
[0105]综上所述，本发明提供的高压芯片结构及其制作方法具有以下优点:
[0106]1、在接触层形成之前，同步形成了阻挡层、腐蚀辅助层和侧壁过度保护层，在解决了 120芯片光型的同时，提高了 1^0芯片的可靠性和抗击穿能力；
[0107]2、通过动态刻蚀工艺形成隔离槽，解决了常规刻蚀工艺刻蚀均匀性不足导致芯片因短路而失效的问题；
[0108]3、通过在~型半导体层上设置接触层保护~型半导体层，使其免受刻蚀等离子体损伤的影响，解决了高压芯片的电压问题；
[0109]4、在形成最终的钝化保护膜之前，对高压[￡0芯片的表面及侧壁进行等离子体处理，解决了高压120芯片开启电压的问题；
[0110]5、各个独立发光半导体的第一电极和第二电极可以根据需求在形成独立发光半导体第一电极和第二电极的同时通过电极连接层电连接，即形成任意颗数的串联结构，形成串联结构的独立发光半导体层无需再进行单独测试、单独切割、单独封装，降低了成本；并且，由于各个发光半导体层可以在形成电极的同时形成串联结构，所以本发明所提供的120结构能够在较大电压下工作。
【权利要求】
1.一种高压芯片120结构制作方法，包括: 提供一衬底； 在所述衬底上形成发光半导体层，所述发光半导体层包括依次层叠的~型半导体层、有源层和？型半导体层； 刻蚀所述发光半导体层形成若干阶梯型通孔，所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽，所述凹槽暴露所述~型半导体层的表面，所述隔离槽暴露所述衬底的表面，所述凹槽的截面宽度大于所述隔离槽的截面宽度，所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层； 在所述？型半导体层以及阶梯型通孔的内壁上形成绝缘薄膜，并刻蚀所述绝缘薄膜同步形成阻挡层、腐蚀辅助层和侧壁过度保护层，所述阻挡层以及腐蚀辅助层均位于所述？型半导体层上且所述腐蚀辅助层呈环状包围所述阻挡层，所述侧壁过度保护层覆盖所述凹槽的侧壁以及隔离槽的侧壁及底壁并与所述腐蚀辅助层连接； 在所述？型半导体层、阻挡层、腐蚀辅助层和侧壁过度保护层上形成接触薄膜，刻蚀去除所述腐蚀辅助层和侧壁过度保护层上的接触薄膜形成接触层； 刻蚀去除所述腐蚀辅助层和侧壁过度保护层； 在每个独立发光半导体层的隔离槽内填充隔离层； 在每个独立发光半导体层的阻挡层上方的接触层上形成第一电极，在每个独立发光半导体层的阶梯型通孔内的接触层上形成第二电极，并将部分相邻的独立发光半导体层的第二电极和第一电极电连接形成串联结构； 在所述独立发光半导体层所有暴露的表面上形成钝化保护层，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔。
2.如权利要求1所述的高压芯片1^0结构制作方法，其特征在于，通过动态刻蚀工艺在所述发光半导体层中形成隔离槽，所述动态刻蚀工艺包括: 步骤一:所述衬底相对静止于刻蚀机台的反应腔体内，采用感应耦合等离子体对发光半导体层执行刻蚀工艺； 步骤二:终止感应耦合等离子体刻蚀工艺，所述衬底发生对称性运动； 重复上述步骤一和步骤二直至形成所述隔离槽。
3.如权利要求1所述的高压芯片[￡0结构制作方法，其特征在于，在形成串联结构之后、形成所述钝化保护层之前，还包括:对发光半导体层的表面及阶梯型通孔的侧壁进行等离子处理。
4.如权利要求3所述的高压芯片120结构制作方法，其特征在于，所述等离子体为笑气等离子体或氧气等离子体。
5.如权利要求1所述的高压芯片1^0结构制作方法，其特征在于，所述侧壁过度保护层还延伸至所述凹槽底壁的部分区域。
6.如权利要求1所述的高压芯片[￡0结构制作方法，其特征在于，在所述？型半导体层、阻挡层、腐蚀辅助层和侧壁过度保护层上形成接触薄膜后形成光刻胶层，所述光刻胶层暴露所述腐蚀辅助层和侧壁过度保护层上的接触薄膜，以所述光刻胶层为掩膜刻蚀去除所述腐蚀辅助层和侧壁过度保护层上的接触薄膜形成接触层。
7.如权利要求6所述的高压芯片120结构制作方法，其特征在于，形成接触层时所采用的光刻胶层，在形成接触层后保留下来作为去除腐蚀辅助层和侧壁过度保护层的掩膜层，填充隔离层之前去除所述光刻胶层。
8.如权利要求1所述的高压芯片1^0结构制作方法，其特征在于，所述隔离层为环氧基光刻胶、丙烯酸基光刻胶、806或聚酰亚胺中的至少一种。
9.如权利要求1所述的高压芯片[￡0结构制作方法，其特征在于，所述接触层的材料为I丁0。
10.如权利要求1所述的高压芯片1^0结构制作方法，其特征在于，形成所述独立发光半导体层的第一电极和第二电极的同时形成电极连接层，部分相邻的独立发光半导体层的第二电极和第一电极通过所述电极连接层电连接形成串联结构。
11.如权利要求1所述的高压芯片[￡0结构制作方法，其特征在于，所述隔离层还覆盖相邻的独立发光半导体层的？型半导体层的部分表面。
12.—种高压芯片1^0结构，其特征在于，包括: 衬底； 形成于所述衬底上的发光半导体层，所述发光半导体层包括依次层叠的~型半导体层、有源层和？型半导体层； 形成于所述发光半导体层中的若干阶梯型通孔，所述阶梯型通孔包括凹槽以及与所述凹槽连通的隔离槽，所述凹槽暴露所述~型半导体层的表面，所述隔离槽暴露所述衬底的表面，所述凹槽的截面宽度大于所述隔离槽的截面宽度，所述阶梯型通孔将发光半导体层分割成若干分离的独立发光半导体层； 形成于所述？型半导体层上的阻挡层； 形成于所述？型半导体层上并覆盖阻挡层以及形成于所述~型半导体层上的接触层； 形成于每个独立发光半导体层的隔离槽内并覆盖相邻的独立发光半导体层的？型半导体层表面的隔离层； 形成于每个独立发光半导体层的阻挡层上方的接触层上的第一电极，形成于每个独立发光半导体层的阶梯型通孔内的接触层上的第二电极，部分相邻的独立发光半导体层的第二电极和第一电极电连接形成串联结构；以及 形成于所述独立发光半导体层所有暴露的表面上的钝化保护层，所述钝化保护层具有暴露所述串联结构中为首的独立发光半导体层上的第一电极和为尾的独立发光半导体层上的第二电极的引线孔。
13.如权利要求12所述的高压芯片120结构，其特征在于，所述隔离层为环氧基光刻胶、丙烯酸基光刻胶、806或聚酰亚胺中的至少一种。
14.如权利要求12所述的高压芯片[￡0结构，其特征在于，所述接触层的材料为1丁0。
15.如权利要求12所述的高压芯片120结构，其特征在于，形成所述独立发光半导体层的第一电极和第二电极的同时形成电极连接层，部分相邻的独立发光半导体层的第二电极和第一电极通过所述电极连接层电连接形成串联结构。
【文档编号】H01L33/62GK104409605SQ201410710007
【公开日】2015年3月11日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】丁海生, 马新刚, 李东昇, 李芳芳, 江忠永 申请人:杭州士兰明芯科技有限公司