一种双二极管串联连接的器件的制作方法
【专利摘要】本实用新型属于半导体元器件制造领域，特别是一种双二极管串联连接的器件，包括二极管芯片、载芯板、引线框架、引脚和塑封，所述二极管芯片包括左芯片和右芯片，左芯片的阴极通过背面金属和焊料与载芯板连接，左芯片的阳极通过焊料和第一引线与第一引脚连接；右芯片的阴极通过背面金属、焊料和第二引线与第三引脚连接，右芯片的阳极通过焊料、铜柱与载芯板连接；所述的载芯板与第二引脚连接。本实用新型可以有效提高半导体器件集成度，提高客户装配效率，降低制造和使用成本。
【专利说明】一种双二极管串联连接的器件
【技术领域】
[0001]本实用新型属于半导体元器件制造领域，特别是一种双二极管串联连接的器件。【背景技术】
[0002]目前，半导体二极管封装的芯片结构基本都是正面为阳极，背面为阴极。在封装时一般的做法是:通过焊料将芯片阴极粘结在引线框架的载芯板上，引线框架与第二引脚相连，芯片阳极则通过内引线分别与第一引脚、第三引脚相连。对于功率较大的二极管来说，因为受封装体载芯板粘片区域的限制，目前只有两种布片方式:其一是单二极管布片方式，使第二引脚为阴极，第一引脚或第三引脚为阳极；其二是双二极管共阴极布片方式，使第二引脚4为左芯片1、右芯片2的共同阴极，使第一引脚3与左芯片I的阳极连接，第三引脚5与右芯片2的阳极连接(参见附图1和2)。但对于两个二极管串联的连接要求，尚无双二极管整体封装的半导体器件，目前应用端只能通过使用两个单二极管在外部再连线实现，这样做会占用较多的整机空间，生产装配效率低、综合成本高。
实用新型内容
[0003]本实用新型所要解决的技术问题在于，针对现有技术存在的半导体二极管串联占用整机空间较大，装配效率低、成本高的问题，提供一种实现双二极管在单个封装体内串联连接的器件。
[0004]本实用新型所要解决的技术问题是通过如下技术方案实现的:
[0005]一种双二极管串联连接的器件，包括二极管芯片、载芯板、引线框架、引脚和塑封，所述二极管芯片包括左芯片和右芯片，所述左芯片的阴极通过背面金属和焊料与载芯板连接，所述左芯片的阳极通过焊料和第一引线与第一引脚连接；所述的右芯片的阴极通过背面金属、焊料和第二引线与第三引脚连接，所述右芯片的阳极通过焊料、铜柱与载芯板连接；所述的载芯板与第二引脚连接。
[0006]具体地，第一引线和第二引线为第一铜桥和第二铜桥，所述铜桥的断面形状为矩形，所述矩形的长度小于等于对应引脚宽度，矩形的高度小于等于对应引脚的厚度。
[0007]所述铜柱的表面形状为矩形，所述矩形边长的长度为所述芯片的对应边长长度的75%至85%，铜柱的厚度为450 μ m至550 μ m。
[0008]本实用新型可以有效提高半导体器件集成度，提高客户装配效率，降低制造和使用成本。
[0009]下面结合附图和【具体实施方式】对本实用新型作进一步详细的说明。
【专利附图】
【附图说明】
[0010]图1为共阴极双二极管芯片的半导体器件电路示意图；
[0011]图2为共阴极双二极管芯片的半导体器件结构示意图；
[0012]图3本实用新型串联双二极管芯片的半导体器件的电路示意图；[0013]图4本实用新型串联双二极管芯片的半导体器件的正面结构示意图；
[0014]图5本实用新型串联双二极管芯片的半导体器件的剖面结构示意图；
[0015]图6本实用新型的半导体器件外形示意图。
【具体实施方式】
[0016]图3本实用新型串联双二极管芯片的半导体器件的电路示意图，图4本实用新型串联双二极管芯片的半导体器件的正面结构示意图，图5本实用新型半导体器件的剖面结构示意图，图6本实用新型的半导体器件外形示意图。如图3至图6所示，包括二极管芯片、载芯板、引线框架、引脚和塑封，二极管芯片包括左芯片I和右芯片2，左芯片I的阴极通过背面金属1.1和焊料6与载芯板7连接，左芯片I的阳极通过焊料8和第一铜桥9与第一引脚3连接；右芯片2的阴极通过背面金属2.1、焊料10和第二铜桥11与第三引脚5连接，右芯片2的阳极通过焊料12、铜柱13和焊料14与载芯板7连接；载芯板7与第二引脚4连接。
[0017]上述的第一铜桥9和第二铜桥11的断面形状为矩形，铜桥矩形断面的长度小于等于对应引脚宽度，铜桥矩形断面的高度即铜桥的厚度小于等于对应引脚的厚度，对应T0-220或者T0-3P封装元件，铜桥厚度取0.5mm至0.6mm。使用铜桥即铜片作为内引线的优点是:1、可有效避免常规焊线工艺中容易出现的虚焊、压伤问题，2、与芯片的接触面积更大，接触电阻更小，从而有利于提高导电和散热能力。
[0018]上述的铜柱13的表面形状为矩形，所述矩形边长的长度为右芯片2的对应边长长度的75%至85%，使铜柱13的表面面积比右芯片2表面面积略小但不可过小，否则工艺控制难度较高，且散热能力会减弱。所述铜柱的厚度为450 μ m至550 μ m, 一般取500 μ m,铜柱13的高度不能过高，过高会加大生产难度，甚至导致铜桥高出塑封表面。采用铜柱的优点是因为铜的导电能力好，可以使芯片与载芯板有较好的接触。
[0019]本实用新型的半导体器件的制作过程是:首先按常规方法粘左芯片1，在载芯板7上点焊料6，将左芯片I阴极朝下粘结在焊料6上；然后粘结右芯片2，同样在载芯板7上点焊料14，将铜柱13粘在焊料14上，然后在铜柱13的上方点焊料12，将右芯片2阳极朝下粘在铜柱13上方。然后在左右两个芯片上方即左芯片I的阳极、右芯片2的阴极上分别点焊料9和焊料10，同时在第一引脚3和第三引脚4的焊线区分别点焊料，将第一铜桥9与左芯片I阳极和第一引脚3焊接连接，将第二铜桥11与右芯片2阴极和第三引脚5焊接连接。最后通过注塑机将芯片和载芯板、引线框架包封起来，实现双二极管的串联连接。
[0020]本实用新型可以有效提高半导体器件集成度，提高客户装配效率，降低制造和使用成本。
【权利要求】
1.一种双二极管串联连接的器件，其特征是，包括二极管芯片、载芯板、引线框架、引脚和塑封，所述二极管芯片包括左芯片和右芯片，所述左芯片的阴极通过背面金属和焊料与载芯板连接，所述左芯片的阳极通过焊料和第一引线与第一引脚连接；所述的右芯片的阴极通过背面金属、焊料和第二引线与第三引脚连接，所述右芯片的阳极通过焊料、铜柱与载芯板连接；所述的载芯板与第二引脚连接。
2.根据权利要求1所述的双二极管串联连接的器件，其特征是，所述的第一引线和第二引线为第一铜桥和第二铜桥，所述铜桥的断面形状为矩形，所述矩形的长度小于等于对应引脚宽度，所述矩形的高度小于等于对应引脚的厚度。
3.根据权利要求1所述的双二极管串联连接的器件，其特征是，所述铜柱的表面形状为矩形，所述矩形边长的长度为所述芯片的对应边长长度的75%至85%。
4.根据权利要求3所述的双二极管串联连接的器件，其特征是，所述铜柱的厚度为.450 μ m 至 550 μ m。
【文档编号】H01L23/495GK203721720SQ201420109032
【公开日】2014年7月16日 申请日期:2014年3月11日 优先权日:2014年3月11日
【发明者】杨林, 严向阳, 张国光, 徐庆文, 张国俊 申请人:佛山市蓝箭电子股份有限公司